FIR數(shù)字濾波器的設(shè)計(jì)開題報(bào)告.doc

《FIR數(shù)字濾波器的設(shè)計(jì)開題報(bào)告.doc》由會員分享，可在線閱讀，更多相關(guān)《FIR數(shù)字濾波器的設(shè)計(jì)開題報(bào)告.doc（4頁珍藏版）》請?jiān)谘b配圖網(wǎng)上搜索。

湖南科技大學(xué)2014屆畢業(yè)設(shè)計(jì)（論文）開題報(bào)告題 目FIR數(shù)字濾波器的設(shè)計(jì)作者姓名學(xué)號所學(xué)專業(yè)一、設(shè)計(jì)的要求、意義，同類策劃工作國內(nèi)外現(xiàn)狀、存在問題項(xiàng)目來源與設(shè)計(jì)要求： .項(xiàng)目來源： 隨著音頻信號處理的發(fā)展以及各種家用音頻處理器的誕生，人們對音質(zhì)和處理速度的要求越變越高。而人耳能聽到的聲音頻率范圍為 20 Hz-20 000 Hz 。語音信號頻率最高為3 400Hz，大多數(shù)的語音信號頻率都在低頻區(qū)，如果語音信號中有高頻噪聲，播放此音頻文件可以聽到正常的語音中夾雜有刺耳的鳴叫聲。本設(shè)計(jì)就是針對音頻設(shè)備的濾波問題，提出了基于FPGA的FIR數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)。設(shè)計(jì)要求： 設(shè)計(jì)一個可以消除語音信號中高頻噪聲的 FIR 低通濾波器，它的性能指標(biāo)如下：1）信號的采樣頻率FS ：22050HZ；2）通帶邊界頻率Pf ：3859Hz；3）阻帶邊界頻率Sf ：6615Hz；4）阻帶衰減不小于-50dB。同類設(shè)計(jì)工作國內(nèi)外現(xiàn)狀、存在的問題： 在國內(nèi)外的研究中，設(shè)計(jì)FIR濾波器所涉及的乘法運(yùn)算方式有：并行乘法、位串行乘法和采用分布式算法的乘法。并行乘法雖然速度快，同時占用的硬件資源極大。如果濾波器的階數(shù)增加，乘法器位數(shù)也將變大，硬件規(guī)模將變得十分龐大。位串行乘法器的實(shí)現(xiàn)方法主要是通過對乘法運(yùn)算進(jìn)行分解，用加法器來完成乘法的功能，也即無乘法操作的乘法器。但由于一個8*8位的乘法器輸出為16位，為了得到正確的16位結(jié)果，串行輸入的二進(jìn)制補(bǔ)碼數(shù)要進(jìn)行符號位擴(kuò)展，即將串行輸入的8位二進(jìn)制補(bǔ)碼數(shù)前補(bǔ)8個0(對正數(shù))或8個1(對負(fù)數(shù))后才輸入乘法器。如果每一位的運(yùn)算需要一個時鐘周期的話，這個乘法器需要16個時鐘周期才能計(jì)算出正確結(jié)果，這就意味著此類乘法器要完全計(jì)算出結(jié)果的延遲必將會很大。所以位串行乘法器雖然使得乘法器的硬件規(guī)模達(dá)到了最省，但是由于是串行運(yùn)算，使得它的運(yùn)算周期過長，速度與規(guī)模折衷考慮時不是最優(yōu)的。分布式算法(Distributed Arithmetic，DA)的主要特點(diǎn)是巧妙的利用ROM查找表將固定系數(shù)的乘累加(Multiplyaccumulator，MAC)運(yùn)算轉(zhuǎn)化為查表操作，它與傳統(tǒng)算法實(shí) 現(xiàn)乘累加運(yùn)算的不同在于執(zhí)行部分積運(yùn)算的先后順序不同。分布式算法在完成乘累加功能時是通過將各輸入數(shù)據(jù)每一對應(yīng)位產(chǎn)生的部分積預(yù)先進(jìn)行相加形成相應(yīng)的部分積，然后再對各個部分積累加形成最終結(jié)果，而傳統(tǒng)算法是等到所有乘積已經(jīng)產(chǎn)生之后再來相加來完成乘累加運(yùn)算的。就小位寬來說，DA算法設(shè)計(jì)的FIR濾波器的速度可以顯著的超過基于MAC的設(shè)計(jì)。相對于前兩種方法，DA算法既可以全并行實(shí)現(xiàn)，又可以全串行實(shí)現(xiàn)，還可以串并行結(jié)合實(shí)現(xiàn)，可以在硬件規(guī)模和濾波器速度之間作適當(dāng)?shù)恼壑?，是現(xiàn)在被研究的主要方法。FIR數(shù)字濾波器的實(shí)現(xiàn)，大體可以分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)方法兩種。軟件實(shí)現(xiàn)方法即是在通用的微型計(jì)算機(jī)上用軟件實(shí)現(xiàn)。利用計(jì)算機(jī)的存儲器、運(yùn)算器和控制器把濾波所要完成的運(yùn)算編成程序通過計(jì)算機(jī)來執(zhí)行，軟件可由使用者自己編寫，也可以使用現(xiàn)成的。國內(nèi)外的研究機(jī)構(gòu)、公司已經(jīng)推出了不同語一言的信號濾波處理軟件包。但是這種方法速度慢，難以對信號進(jìn)行實(shí)時處理，雖然可以用快速傅立葉變換算法來加快計(jì)算速度，但要達(dá)到實(shí)時處理要付出很高的代價，因而多用于教學(xué)與科研。硬件實(shí)現(xiàn)即是設(shè)計(jì)專門的數(shù)字濾波硬件，采用硬件實(shí)現(xiàn)的方法一般都比采用軟件實(shí)現(xiàn)方法要困難得多，目前主要采用的方法有兩種：一種是采用DSP(Digital Signal Processing)處理器來實(shí)現(xiàn)，另一種是采用固定功能的專用信號處理器。二者相比，固定功能的DSP專用器件可以提供很好的實(shí)時性能，但其靈活性差，研發(fā)周期長，難度也比較大：DSP處理器的成本低且速度較快，靈活性好，但由于軟件算法在執(zhí)行時的順序性，限制了它在高速和實(shí)時系統(tǒng)中的應(yīng)用。在一些高速應(yīng)用中，系統(tǒng)性能的要求不斷增長，而DSP性能的提高卻落后于需求的增長。 現(xiàn)在，大規(guī)?？删幊踢壿嬈骷閿?shù)字信號處理提供了一種新的實(shí)現(xiàn)方案。分布式算法可以很好地在FPGA(Field Programmable Gate Array)中實(shí)現(xiàn)，然而卻不能有效的在DSP處理囂中實(shí)現(xiàn)，所以采用FPGA使用分布式算法實(shí)現(xiàn)FIR數(shù)字濾波器有著很好的發(fā)展前景。 采用現(xiàn)場可編程門陣列FPGA束實(shí)現(xiàn)FIR數(shù)字濾波器，既兼顧ASIC器件(固定功能I)St，專用芯片)的實(shí)時性，又具有DSP處理器的靈活性。FPGA和DSP技術(shù)的結(jié)合能夠更進(jìn)一步提高集成度、加快速度和擴(kuò)展系統(tǒng)功能。用FPGA設(shè)計(jì)的產(chǎn)品還具有體積小、迷度快、重量輕、功耗低、可靠性高、仿制困難、上批量成本低等優(yōu)點(diǎn)。但是，DA算法中的查找表的規(guī)模隨著FIR數(shù)字濾波器階數(shù)的增加呈指數(shù)增長，而且隨著濾波器系數(shù)的位數(shù)的增加，查找表的規(guī)模也會增加，這將極大的增加設(shè)計(jì)的硬件規(guī)模。所以如何減小查找表的規(guī)模成為尚待解決的問題。二、設(shè)計(jì)目標(biāo)、內(nèi)容和擬解決的關(guān)鍵問題（具體化）設(shè)計(jì)目標(biāo)：設(shè)計(jì)一個可以消除語音信號中高頻噪聲的FIR低通數(shù)字濾波器設(shè)計(jì)內(nèi)容：1） 設(shè)計(jì)一個可以消除語音信號中高頻噪聲的 FIR 低通數(shù)字濾波器，它的信號采樣頻率FS為22050HZ，通帶邊界頻率Pf 為3859Hz、阻帶邊界頻率Sf 為6615Hz、阻帶衰減不小于-50dB。2） 利用Matlab對FIR數(shù)字低通濾波器進(jìn)行軟件仿真；3） 利用分布式算法（Distributed Arithmetic,DA）對FIR數(shù)字低通濾波器進(jìn)行硬件實(shí)現(xiàn)；擬解決的關(guān)鍵問題： 確定FIR數(shù)字低通濾波器的各個性能指標(biāo)； 利用Matlab編程仿真； 利用分布式算法（Distributed Arithmetic,DA）進(jìn)行硬件實(shí)現(xiàn)；三、特色與創(chuàng)新之處1）采用Matlab/Simulink進(jìn)行設(shè)計(jì)和仿真，通過以上的過程導(dǎo)出一定性能的FIR濾波器頻率響應(yīng)與抽頭系數(shù)，然后用Verilog HDL語言設(shè)計(jì)和QUARTUS仿真FIR低通數(shù)字濾波器，實(shí)現(xiàn)用軟件描述硬件的動作及功能，應(yīng)用軟件來實(shí)現(xiàn)數(shù)字濾波器的功能和時序仿真。2）采用FPGA進(jìn)行硬件實(shí)現(xiàn)。四、擬采取的研究方法、步驟、技術(shù)路線擬采取的研究方法：Matlab軟件仿真、分布式算法；主要步驟： 1）制定技術(shù)指標(biāo)； 2）進(jìn)行Matlab軟件仿真； 3）用FPGA進(jìn)行硬件實(shí)現(xiàn)；五、使用的主要儀器設(shè)備、試劑和藥品 本設(shè)計(jì)使用了Matlab軟件、FPGA器件、Verilog HDL語言以及QUARTUS。六、參考文獻(xiàn)：1趙雅興.FPGA原理、設(shè)計(jì)與應(yīng)用M.天津：天津大學(xué)出版社，1999.2侯伯亨，顧新.VHDL硬件描述語言與數(shù)學(xué)邏輯電路設(shè)計(jì)M.西安：西安電子科技大學(xué) 出版社，1999.3王金明，張雄偉.FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)J，電視技術(shù)，2003.4劉凌.數(shù)字信號處理的FPGA實(shí)現(xiàn).北京：清華大學(xué)出版社.2006.5Volnei A.Pedroni. VHDL 數(shù)字電路設(shè)計(jì)教程M，電子工業(yè)出版社，2009.6張志涌，徐彥琴等編著.MATLAB教程-基于6.X版本M 北京航空航天大學(xué)出版社.7曾繁泰，陳美金，VHDL程序設(shè)計(jì)M.北京：清華大學(xué)出版社，2000.8賴聯(lián)有，吳偉力，許偉堅(jiān).基于FPGA的FIR濾波器設(shè)計(jì)J.集美大學(xué)學(xué)報(bào)(自然科學(xué)版) .200611、(4)：347350.9劉舒帆，費(fèi)諾，陸輝.數(shù)字信號處理實(shí)驗(yàn)（MATLAB版）.西安：西安電子科技大學(xué)出版社，2008.10MATLAB users Guide.The Mathworks.Inc.1995.注：1、開題報(bào)告是本科生畢業(yè)設(shè)計(jì)（論文）的一個重要組成部分。學(xué)生應(yīng)根據(jù)畢業(yè)設(shè)計(jì)（論文）任務(wù)書的要求和文獻(xiàn)調(diào)研結(jié)果，在開始撰寫論文之前寫出開題報(bào)告。2、參考文獻(xiàn)按下列格式（A為期刊，B為專著） A：序號、作者（外文姓前名后，名縮寫，不加縮寫點(diǎn)，3人以上作者只寫前3人，后用“等”代替。）題名、期刊名（外文可縮寫，不加縮寫點(diǎn)）年份、卷號（期號）：起止頁碼。 B：序號、作者、書名、版次、（初版不寫）、出版地、出版單位、出版時間、頁碼。3、表中各項(xiàng)可加附頁。