飲料自動售賣機設(shè)計含開題及8張CAD圖

飲料自動售賣機設(shè)計含開題及8張CAD圖,飲料,自動,售賣,設(shè)計,開題,cad 譯文報告用紙AT89S51是美國ATMEL公司生產(chǎn)的一款高性能、低功耗的CMOS8位單片機，片內(nèi)的Flash只讀程序存儲器容量為4 bytes，器件采用ATMEL公司的高密度、非易失性存儲技術(shù)生產(chǎn)，能夠兼容8051指令系統(tǒng)和引腳。它匯集Flash程序存儲器既可在線編程又能用傳統(tǒng)的方式編程及通用8位微處理器于單片機芯片中。ATMEL公司功能強大、價格低廉的AT89S51單片機可為您提供許多高性價比的應(yīng)用場合，可靈活應(yīng)用于各種控制領(lǐng)域。主要性能參數(shù)：u 與MCS-51產(chǎn)品指令完全兼容u 4K字節(jié)在線系統(tǒng)編程（ISP）Flash閃存u 1000次擦寫周期u 4.0-5.5V的工作電壓范圍u 全靜態(tài)工作模式：0HZ-33MHZu 三級程序加密鎖u 128 x 8字節(jié)內(nèi)部RAMu 32個可編程I/O接口u 2個16位置定時/計數(shù)器u 6個中斷源u 全雙工串行UART通道u 低功耗空閑和掉電模式u 中斷可從空閑模式喚醒系統(tǒng)u 看門狗（WRT）及雙數(shù)據(jù)指針u 掉電標(biāo)識和快速編輯特性u 靈活的在線系統(tǒng)編程 功能特性概述： AT89S51提供以下標(biāo)準(zhǔn)功能：4K字節(jié)Flash閃速存儲器，128字節(jié)內(nèi)部RAM，32個I/O口線，看門狗（WTR），兩個數(shù)據(jù)指針，兩個16位定時/計數(shù)器，一個5向量兩級中斷結(jié)構(gòu)，一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時AT89S51可降至0HZ的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的運作，但允許RAM、定時/計數(shù)器、串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作并禁止其他一切部件工作，直到下一個硬件復(fù)位。引腳功能說明： VCC：電源電壓 GND：接地端 P0口：P0口是一組8位開路型漏極雙向I/O口。作為輸出口用時，每位能驅(qū)動8個TTL邏輯門電路，對端口寫 “1”可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或者程序存儲器時，這組端口分時轉(zhuǎn)換地址的低8位和數(shù)據(jù)總線復(fù)用，訪問期間內(nèi)部上拉電阻被激活。在Flash編程時P0口接收指令字節(jié)，而在程序校驗時輸出指令字節(jié)并要求外接上拉電阻。 P1口：P1口時一個帶內(nèi)部上拉電阻的8位雙向I/O口，P1的輸出緩沖級（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”，通過內(nèi)部上拉電阻把端口拉到高電平，此時可以作為輸入口。因為存在內(nèi)部上拉電阻，P1口作為輸入口使用時，某個引腳被外部信號拉到低電平會輸出一個電流IIL_Flash編程和編程校驗期間，P1接收低8位地址。 P2口：P2時一個帶內(nèi)部上拉電阻的8位雙向I/O口，P2的輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對端口寫“1”，通過內(nèi)部的上拉電阻，某個引腳被外部信號拉低時會輸出一個電路。 在訪問外部程序存儲器或者16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行MOVX DPTR指令）時，P2口送出高8位地址數(shù)據(jù)。在訪問8位地址的外部數(shù)據(jù)存儲器（如執(zhí)行MOVX R指令）時，P2口線上的內(nèi)容（也即特殊功能寄存器（SFR）區(qū)中P2寄存器的內(nèi)容），在整個訪問期間不會改變。 Flash編程或者校驗時，P2也接收高位地址和其他控制信號。 P3口：P3口時一組帶內(nèi)部上拉電阻的8位雙向I/O口。P3口輸出緩沖級可驅(qū)動（吸收或輸出電流）4個TTL邏輯門電路。對P3口寫入“1”時，它們被內(nèi)部上拉電阻拉高并可以作為輸入端口。作為輸入端時，被外部信號拉低的P3口將用上拉電阻輸出電流IIL。 P3口除了作為一般的I/O口線外，更重要的用途時它的第二功能，如下表所示： P3口還接收一些用于Flash閃速存儲器編程和程序校驗的控制信號。RST：復(fù)位輸入。當(dāng)振蕩器工作時，RST引腳出現(xiàn)兩個機器周期以上的高電平將使得單片機復(fù)位。WDT溢出將使得該引腳輸出高電平，設(shè)置SFR AUXR 的DISRTO位（地址8EH）可打開或者關(guān)閉該功能。DISRTO位缺省為RESET輸出高電平打開狀態(tài)。 ALE/：當(dāng)訪問外部程序存儲器或者數(shù)據(jù)存儲器時，ALE（地址鎖存允許）輸出脈沖用于鎖存地址的低8位字節(jié)。即使不訪問外部存儲器，ALE仍然以時鐘振蕩頻率的1/6輸出固定的正脈沖信號，因此它可對外輸出時鐘或者用于定時目的。要注意的是，每當(dāng)訪問外部數(shù)據(jù)存儲器時將跳過一個ALE脈沖。 對Flash存儲器編程期間，該引腳還用于輸入編程脈沖（）。 如有必要，可通過對特殊功能寄存器（SFR）區(qū)中的8EH單元的D0位置位，可禁止ALE操作。該位置位后只有MOVX和MOVC指令A(yù)LE才會被激活。此外，該引腳會被稍微拉高，單元執(zhí)行外部程序時，應(yīng)設(shè)置ALE無效。 :程序存儲允許（）輸出的時外部程序存儲器的讀選通信號，當(dāng)AT89S51由外部程序存儲器取指令（或者數(shù)據(jù)）時，每個機器周期兩次有效，即輸出兩個脈沖。當(dāng)訪問外部數(shù)據(jù)存儲器時，沒有兩次有效的信號。 EA/VPP：外部訪問允許。欲使得CPU僅訪問外部程序存儲器（地址為0000H-FFFFH），EA端必須保持低電平（接地）。需要注意的是，如果加密位LB1被編程，復(fù)位時內(nèi)部會鎖存EA端狀態(tài)。 如果EA端時高電平（接VCC端），CPU則執(zhí)行內(nèi)部程序存儲器中的指令。 Flash存儲器編程時，該引腳加上+12V的編程電壓VPP。 XTAL1：振蕩器反相放大器及內(nèi)部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 特殊功能寄存器： 特殊功能寄存器內(nèi)部空間分布如下表所示： 這些地址并沒有全部占用，沒有占用的地址也不可以使用，讀這些地址將會得到一個不確定的數(shù)值。而寫這些地址單元也將得不到預(yù)期的結(jié)果。 表1 AT89S51特殊功能寄存器分布圖及復(fù)位值 不要用軟件方式訪問這些未定義的單元，這些單元時留作以后產(chǎn)品擴展之用，復(fù)位后這些新的位將置為0. 中斷寄存器：各個中斷允許控制位于IE寄存器，5個中斷源的中斷優(yōu)先級控制位位于IP寄存器中。 表2 AUXR輔助寄存器 雙時鐘指針寄存器： 為更加方便地訪問內(nèi)部和外部數(shù)據(jù)存儲器，AT89S51有兩個16位數(shù)據(jù)指針寄存器：DP0位于SFR（特殊功能寄存器）區(qū)塊中的地址82H、83H和DP1位于地址84H、85H，當(dāng)SFR中的位DPS=0選擇DP0，而當(dāng)DPS=1則選擇DP1。用戶應(yīng)在訪問相應(yīng)的數(shù)據(jù)指針寄存器前初始化DPS。 電源空閑標(biāo)志：電源空閑標(biāo)志(POF)在特殊功能寄存器SFR中PCON的第4位（PCN.4），電源打開時POF置“1”，它可由軟件設(shè)置睡眠狀態(tài)并不為復(fù)位所影響。存儲器結(jié)構(gòu)：MCS-51單片機內(nèi)核采用了程序存儲器和數(shù)據(jù)存儲器空間分開的結(jié)構(gòu)，都具有64KB的外部程序和數(shù)據(jù)的尋址空間。程序存儲器：如果EA引腳接地（GND），全部程序均執(zhí)行外部存儲器。在AT89S51中，如果EA接到VCC（電源+），程序首先執(zhí)行地址從0000H-0FFFH（4KB）內(nèi)部程序存儲器，再執(zhí)行地址為1000H-FFFFH（60KB）的外部程序存儲器。數(shù)據(jù)存儲器：AT89S51有128字節(jié)的內(nèi)部RAM，這128字節(jié)可利用直接或者間接尋址方式進行訪問，堆棧操作可以利用間接尋址方式進行，128字節(jié)均可設(shè)置位堆棧區(qū)空間?？撮T狗定時器（WDT）：WDT為了解決CPU程序運行時可能進入混亂或者死循環(huán)而設(shè)置，它由一個14Bit計數(shù)器和看門狗復(fù)位SFR（WDTRST）構(gòu)成。外部復(fù)位時，WDT默認為關(guān)閉狀態(tài)，要打開WDT，用戶必須按順序把01EH和0E1H寫到WDTRST寄存器（SFR地址為0A6H），一旦啟動了WDT，它會隨晶體振蕩器在每個機器周期計數(shù)，除硬件復(fù)位或WDT溢出復(fù)位外沒有其他方法關(guān)閉WDT，當(dāng)WDT溢出，將使RST引腳輸出高電平的復(fù)位脈沖。使用看門狗（WDT）：打開WDT需按次序?qū)?1EH和0E1H到WDTRST寄存器（SFR的地址為0A6H），當(dāng)WDT打開后，需要一定的時間寫01EH和0E1H到WDTRST寄存器以避免WDT技術(shù)溢出。14位WDT計數(shù)器計數(shù)達到3FFFFH，WDT將溢出并使得器件復(fù)位。WDT打開時，它會隨著晶體振蕩器在每個機器周期計數(shù)，這意味著用戶必須在小于每個3FFFH機器周期內(nèi)復(fù)位WDT，也即寫01EH和0E1H到WDTRST寄存器。WDTRST是只寫寄存器，WDT計數(shù)器既不可以讀也不可以寫，當(dāng)WDT溢出時，通常將使得RST引腳輸出高電平的復(fù)位脈沖。復(fù)位脈沖持續(xù)時間為98xTOSC，而TOSC=1/FOSC（晶體振蕩頻率）。為使得WDT工作最優(yōu)化，必須在合適的程序代碼時間段周期地復(fù)位WDT防止WDT溢出。 掉電和空閑時的WDT：掉電時期，晶體振蕩停止，WDT也停止。掉電模式下，用戶不能再復(fù)位WDT。有兩種方法可以退掉掉電模式：硬件復(fù)位或通過激活外部中斷。當(dāng)硬件復(fù)位退出電模式時，處理WDT可像通常的上電復(fù)位一樣。當(dāng)由中斷退出掉電模式則有所不同，中斷低電平狀態(tài)持續(xù)到晶體振蕩穩(wěn)定，當(dāng)中斷電平變?yōu)楦呒错憫?yīng)中斷服務(wù)。位防止中斷誤復(fù)位，當(dāng)器件復(fù)位，中斷引腳為低時，WDT并未開始給計數(shù)，直到中斷引腳為高為止。這為在掉電模式下的中斷執(zhí)行中斷服務(wù)程序而設(shè)置。為保證WDT在退出掉電模式時極端情況下不溢出，最好在進入掉電模式前復(fù)位WDT。在進入空閑模式前，WDT打開時WDT是否計數(shù)由SFR中的AUXR的WDIDLE位決定IDLE期間（位WDIDLE=0）默認狀態(tài)是繼續(xù)計數(shù)。為防止AT89S51從空閑模式中復(fù)位，用戶應(yīng)周期性設(shè)置定時器，重新進入空閑模式。、當(dāng)WDIDLE被復(fù)位，在空閑模式中WDT將停止計數(shù)，直到從空閑（IDLE）模式中重新開始計數(shù)。UART一通用異步通信口：AT85S51的UART操作與AT89C51一樣，有關(guān)更詳細的資料請參考ATMEL公司的網(wǎng)站（www.atmel.com）,從主頁選擇“products”-“8051-Architecture Flash Microcontroller”-“product Overview”。定時器0和定時器1：AT89S51的定時器0和定時器1操作于ATC51一樣，有關(guān)更詳細的資料請參考ATMEL公司的網(wǎng)站（www.atmel.com），從主頁選擇“Products”“8951-Architecture Flash Microcontroller”“Product Overview”。 中斷：AT89s51共有5個中斷向量：兩個外部中斷（INT0和INT1），2個定時中斷（Timer0和Timer1）和一個串行中斷。這些中斷如圖1. 這些中斷源各自的禁止和使能位參見特殊功能寄存器的IE。IE也包括總中斷控制位EA，EA清零將關(guān)閉所有中斷。 值得注意的時表4中的IE.6和IE.5沒有定義，用戶不用訪問這些位它被保留為以后的AT89產(chǎn)品作為擴展之用。 定時器0和定時器1的中斷標(biāo)志TF0和TF1，它時定時器溢出時候的S5P2時序周期被置位，該標(biāo)志保留到下個時序周期。 表4：中斷控制寄存器圖1：中斷源方框圖晶體振蕩器的特性： AT89S51中由一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別時該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷振蕩器一起構(gòu)成自激振蕩器，振蕩電路參見圖5. 外接石英晶體（或陶瓷振蕩器）及電容C1、C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C1、C2雖然沒有十分嚴(yán)格的要求，但電容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度的穩(wěn)定性如果使用石英晶體，我們推薦使用30pF+10F，而如果使用陶瓷諧振器建議選擇40pF+10F。用戶也可以采用外部時鐘。采用外部時鐘的電路如圖5右圖所示。這種情況下，外部時鐘脈沖接到XTAL1端，即內(nèi)部時鐘發(fā)生器的輸入端，XTAL2懸空。由于外部時鐘信號時通過一個2分頻觸發(fā)器后作為內(nèi)部時鐘信號的，所以對外部時鐘信號的占空比沒有特殊要求，但最小高電平持續(xù)時間和最大的低電平持續(xù)時間應(yīng)符合產(chǎn)品計數(shù)條件的要求。圖2 晶體接線圖和外接時鐘線路圖：空閑節(jié)電模式：在空閑工作模式狀態(tài)，CPU保持睡眠狀態(tài)而所有片內(nèi)的外設(shè)仍然保持激活狀態(tài)，這種方式由軟件產(chǎn)生，片內(nèi)RAM和所有特殊功能寄存器的內(nèi)容保持不變?？臻e模式可由任何允許的中斷請求或硬件復(fù)位終止。 需要注意的是，當(dāng)由硬件復(fù)位來終止空閑模式時，CPU通常是從激活空閑模式那條指令的下一條指令開始繼續(xù)執(zhí)行程序的，要完成內(nèi)部復(fù)位操作，硬件復(fù)位脈沖要保持兩個機器周期（24個時鐘周期）有效，在這種情況下，內(nèi)部禁止CPU訪問片內(nèi)RAM，而允許訪問其他端口。為了避免在復(fù)位結(jié)束時可能對端口產(chǎn)生意外寫入，激活空閑模式的那條指令后一條指令不應(yīng)是一條對端口或外部存儲器的寫入指令。掉電模式：在掉電模式下，振蕩器停止工作，進如掉電模式的指令時最后一條被執(zhí)行的指令，片內(nèi)RAM和特殊功能寄存器的內(nèi)容在終止掉電模式前被凍結(jié)。退出掉電模式的方法時硬件復(fù)位或由處于使能狀態(tài)的外中斷INT0和INT1激活。復(fù)位后將重新定義全部的特殊功能寄存器但不改變RAM中的內(nèi)容，在Vcc恢復(fù)到正常工作電平前，復(fù)位應(yīng)無效，且必須保持一定時間按以使振蕩器重啟并穩(wěn)定工作。表5 空閑和掉電期間外部引腳狀態(tài)：程序存儲器的加密：AT89S51可使用對芯片上的3個加密位LB1、LB2、LB3進行編程（P）或不編程（U）來得到如下表所示的功能：加密位保護功能表： 注：表中的U表示未編程，P表示編程 當(dāng)加密位LB1被編程時，在復(fù)位期間，EA端的邏輯電平被采樣并鎖存，如果單片機上電后一直沒有復(fù)位，則鎖存其來的初始值時一個隨機數(shù)，且這個隨機數(shù)會一直保存到真正復(fù)位為止。為使單片機能正常工作，被鎖存的EA電平值必須與該引腳當(dāng)前的邏輯電平一致。此外，加密位只能通過整片擦除的方法清除。Flash閃速存儲器的并行編程：AT89S51單片機內(nèi)部有4k字節(jié)的可快速編程的Flash存儲陣列。編程方法可通過傳統(tǒng)的EPROM編程器使用高電壓（+12v）和協(xié)調(diào)的控制信號進行編程。AT89S51的代碼是逐一字節(jié)進行編程的。編程方法：編程前，須按照編程模式表和圖13、圖14所示設(shè)置好地址、數(shù)據(jù)及控制信號，AT89S51編程方法如下：1. 在地址線上加上要編程單元的地址信號2. 在數(shù)據(jù)線上加上要寫入的數(shù)據(jù)字節(jié)3. 激活相應(yīng)的控制信號4. 將EA/Vpp端加上+12編程電壓。5. 每對Flash存儲陣列寫入一個字節(jié)或每寫入一個程序加密位，加上一個ALE/編程脈沖。每個字節(jié)寫入周期是自身定時的，大多數(shù)約為50uS。改變編程單元的地址和寫入的數(shù)據(jù)，重復(fù)15步驟，直到全部文件編程結(jié)束。數(shù)據(jù)查詢：AT89S51單片機用數(shù)據(jù)查詢方式來檢測一個寫周期是否結(jié)束，在一個寫周期中，如需讀取最后寫入的哪個字節(jié)，則讀出的數(shù)據(jù)最高位（P0.7）是原來寫入字節(jié)最高位的反碼。寫周期完成后，有效的數(shù)據(jù)就會出現(xiàn)在所有輸出端上，此時，可進入下一個字節(jié)的寫周期，寫周期開始后，可在任意時刻進行數(shù)據(jù)查詢。Ready/:字節(jié)編程的進度要通過“RDY/BSY”輸出信號監(jiān)測，編程期間，ALE變?yōu)楦唠娖健癏”后P3.0端電平被拉低，表示正在編程狀態(tài)（忙狀態(tài)）。編程完成后，可在任意時刻進行數(shù)據(jù)查詢。程序校驗：如果加密位LB1、LB2沒有進行編程，則代碼數(shù)據(jù)可通過地址和數(shù)據(jù)線讀回原編寫的數(shù)據(jù)，各加密位也可通過直接回讀進行校驗。讀片內(nèi)簽名字節(jié)：AT89S51單片機內(nèi)由3個簽名字節(jié)，地址為000H、100H和200H。用于聲明該器件的廠商和型號等信息，讀簽名字節(jié)的過程和正常校驗相仿，只需將P3.6和P3.7保持低電平，返回值意義如下：（000H）=1EH 聲明產(chǎn)品由ATMEL公司制造。（100H）=51H聲明為AT89S51單片機（200H）=06H芯片的擦除：在并行編程模式，利用控制信號的正確組合并保持ALE/引腳200ns500ns的低電平脈沖寬度即可完成擦除操作。 在串行編程模式，芯片擦除操作是利用擦除指令進行的。在這種方式，擦除周期時自身定時的，大約位500MS。 擦除期間，用串行方式讀任何地址數(shù)據(jù)，返回值均為00H。Flash閃速存儲器的串行編程：將RST接到Vcc，程序代碼存儲器陣列可通過串行ISP接口進行編程，串行接口包含SCK線、MOSI（輸出）線。將RST拉高后，在其他操作前必須發(fā)出編程使能指令，編程前需要將芯片擦除。 芯片擦除則將存儲代碼陣列全寫位FFH。 外部系統(tǒng)時鐘信號需接到XTAL端或者在XTAL1和XTAL2接上晶體振蕩器。最高的串行時鐘（SCK）不超過1/16晶體時鐘，當(dāng)晶體為33MHZ時，最大SCK頻率為2MHZ。Flash閃速存儲器的串行編程方法：對AT89S51的串行編程次序推薦使用以下方法：1. 上電次序：將電源家在Vcc和GND引腳，RST置為”H”，如果XTAL1和XTAL2接上晶體或者在XTAL1接上3-33MHZ的時鐘頻率，等候10MS。2. 將編程使能指令發(fā)送到MOSI(Pin1.5)，編程時鐘接至SCK（pin1.7），次頻率需小于晶體時鐘頻率的1/16.3. 代碼陣列的編程可選字節(jié)模式或者頁模式。寫周期時自身定時的，一般不大于0.5ms（5v電壓時）。4. 任意代碼單元均可MISO（pin1.6）和讀指令選擇相應(yīng)的地址回讀數(shù)據(jù)進行校驗。5. 編程結(jié)束應(yīng)將RST置為“L”以結(jié)束操作。6. 斷電次序：如果需要的話，按這個方法斷電，加入沒有使用晶體，將XTAL置為低，RST置為低，關(guān)斷Vcc。數(shù)據(jù)校驗：數(shù)據(jù)校驗也可在串行模式下進行，在這個模式，在一個寫周期中，通過輸出引腳MISO串行回讀一個字節(jié)數(shù)據(jù)的最高位將為最后寫入字節(jié)的反碼。串行指令編程設(shè)置：串行編程指令設(shè)置為一個4字節(jié)的協(xié)議，參見表8.并行編程接口：采用控制信號的正確組合可對Flash閃速存儲陣列中的每一代碼字節(jié)進行寫入和存儲器的整片擦除，寫操作周期是自身定時的，初始化后它將會自動定時到操作完成。更多的有關(guān)ATMEL系列單片機的編程計數(shù)請聯(lián)系相應(yīng)的編程器供應(yīng)商以獲取最新的軟件版本。表7 Flash編程模式：注：1.芯片擦除每一脈沖為200ns500ns。2.寫代碼數(shù)據(jù)每一脈沖為200ns500ns。3.寫加密位每一脈沖為200ns500ns。4.編程期間P3.0引腳輸出RDY/信號。5.“X”不需要理會。圖4 Flash存儲器編程（并口模式） 圖5 Flash存儲器校驗（并口模式）Flash編程和校驗特性（并行模式）：圖6 Flash編程和校驗波形（并行模式）Flash存儲器的串行下載：Flash編程和校驗波形（串行模式）：表8 串行編程指令：注：1.當(dāng)LB3和LB4加密位已編程時則不可讀簽名字節(jié)。2.B1=0 B2=0,方式1，無加密保護 B1=0 B2=1,方式2，加密位LB1 各個加密位在方式4執(zhí)行前需按順序逐一操作 B1=1 B2=0,方式3，加密位LB2 B1=1 B2=1,方式4，加密位LB3 復(fù)位信號為”H”后，建立數(shù)據(jù)前使SCK為低電平至少64個系統(tǒng)時鐘周期，復(fù)位脈沖時必須的。SCK時鐘頻率不得大于XTAL1時鐘的1/16. 在頁讀/寫模式，數(shù)據(jù)總是從地址00開始直到255.命令字節(jié)后緊跟著高4位地址，全部數(shù)據(jù)單元256字節(jié)會逐一進行讀/寫，此時下個指令將準(zhǔn)備譯碼。串行編程特性：圖9 串行編程時序極限參數(shù)：注：這些參數(shù)是器件的極限參數(shù)，使用條件必須在上述列表范圍以內(nèi)，如果超出上述條件，器件就不能得到安全保證甚至可能造成永久性破壞。DC參數(shù)：注：以下參數(shù)測試條件：在TA=40C85C，Vcc=4.0v5.5v注： 1.在穩(wěn)定狀態(tài)（無輸出）條件下，Iol有以下限制：每一引腳最大Iol為10mA，每一8位端口p0為26mA，P1、P2、P3為15mA。 全部輸出引腳最大Iol為71mA。 2.掉電模式的最小Vcc為2v。AC特性：在以下工作條件測得：P0、ALE/PROG和PSEN負載容抗為100pF，其他端口負載容抗為80PF。外部程序和數(shù)據(jù)存儲器特性：外部程序存儲器讀周期：外部數(shù)據(jù)存儲器讀周期：外部程序存儲器寫周期：外部數(shù)據(jù)存儲器寫周期：外部時鐘驅(qū)動時序：串行口時序：在Vcc=4.0v5.5v，負載電容為80pF條件下：上位寄存器時序波形：AC測試輸入/輸出波形;注：AC輸入測試在Vcc-0.5v邏輯1及0.45v為邏輯0，時序測試在VIH為最小是和VIL為最大測量。浮空波形：注：在浮空狀態(tài)，端口引腳在負載出現(xiàn)100mv電壓變化時即為浮空，也即當(dāng)一個端口電壓從VOH到VOL變化時出現(xiàn)100mv電壓時浮空狀態(tài)。產(chǎn)品信息：封裝形式：1 S. P. Amarasinghe, J. M. Anderson, M. S. Lam, and C.-W.Tseng, “An overview of the SUIF compiler for scalable parallel machines,” Proceedings of the Seventh SIAM Conference onParallel Processing for Scientific Compiler, San Francisco, 1995.2 S. Amarasinghe et.al., “Hot compilers for future hot chips,” presented at Hot Chips VII, Stanford, CA, 1995.3 D. W. Anderson, F. J. Sparacio, and R. M. Tomasulo, “The IBM System/360 model 91: Machine philosophy and instruction-handling,” IBM Journal of Research and Development, vol. 11, pp. 824, 1967.22