《數(shù)字電子技術(shù)》第3章組合邏輯電路.ppt

《《數(shù)字電子技術(shù)》第3章組合邏輯電路.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電子技術(shù)》第3章組合邏輯電路.ppt（40頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

基本知識(shí)點(diǎn)概述邏輯功能各種表示方法的特點(diǎn)及相互轉(zhuǎn)換組合邏輯電路的分析方法和設(shè)計(jì)方法集成組合邏輯電路組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象,返回主目錄,第三章組合邏輯電路,基本知識(shí)點(diǎn),組合邏輯電路的特點(diǎn)組合邏輯電路功能的表示方法及相互轉(zhuǎn)換組合邏輯電路的分析方法和設(shè)計(jì)方法常用集成組合邏輯電路的邏輯功能、使用方法和應(yīng)用舉例組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及消除競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象的常用方法,3.1概述,數(shù)字電路可分為兩大類:一類是組合邏輯電路，另一類是時(shí)序邏輯電路。組合邏輯電路:任意時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)，與電路原來(lái)的狀態(tài)無(wú)關(guān)。它是由各種門電路組成的，而且只有從輸入到輸出的通路，沒(méi)有從輸出到輸入的反饋回路。描述一個(gè)組合邏輯電路邏輯功能的方法通常有:邏輯函數(shù)表達(dá)式、真值表、邏輯圖、卡諾圖、波形圖五種。它們各有特點(diǎn)，可以相互轉(zhuǎn)換。,3.2邏輯功能各種表示方法的特點(diǎn)及相互轉(zhuǎn)換,一、邏輯功能各種表示方法的特點(diǎn)1.邏輯函數(shù)表達(dá)式形式簡(jiǎn)單、書寫方便，便于進(jìn)行運(yùn)算和轉(zhuǎn)換。但表達(dá)式形式不惟一。2.真值表直觀、明了，可直接看出輸入變量與輸出函數(shù)各種取值之間的一一對(duì)應(yīng)關(guān)系。真值表具有惟一性。,3.邏輯圖與實(shí)際使用的器件有著對(duì)應(yīng)關(guān)系，比較接近于實(shí)際的電路，但它只反映電路的邏輯功能而不反映電氣參數(shù)和性能。同一種邏輯功能可以用多種邏輯圖實(shí)現(xiàn)，它不具備惟一性。4.卡諾圖在化簡(jiǎn)邏輯函數(shù)時(shí)比較直觀且容易掌握?？ㄖZ圖具有惟一性，但化簡(jiǎn)后的邏輯表達(dá)式不是惟一的。5.波形圖可以直觀、清晰地看到輸入變量和輸出函數(shù)間隨時(shí)間變化的對(duì)應(yīng)的邏輯關(guān)系的全過(guò)程。波形圖具有惟一性。,二、各種表示方法的相互轉(zhuǎn)換,1.邏輯函數(shù)表達(dá)式與真值表（1）由邏輯函數(shù)表達(dá)式列真值表方法一:將輸入變量的所有取值一一代入邏輯函數(shù)表達(dá)式中，求出所對(duì)應(yīng)的邏輯函數(shù)值。再將它們列成表格即可得到真值表。方法二:先將邏輯函數(shù)表達(dá)式轉(zhuǎn)換為標(biāo)準(zhǔn)的與或表達(dá)式，再將式中每個(gè)最小項(xiàng)對(duì)應(yīng)的函數(shù)值填為“1”，其余的最小項(xiàng)填為“0”。,（2）由真值表寫邏輯函數(shù)表達(dá)式,其方法為:從真值表中找出邏輯函數(shù)值為1的所有輸入變量取值組合，將邏輯函數(shù)值為1的每一組變量組合寫成一個(gè)與式，輸入變量組合中取值為1的寫原變量，取值為0的寫反變量。將這些變量的與組合相加，得標(biāo)準(zhǔn)與或邏輯函數(shù)表達(dá)式。若所得的函數(shù)表達(dá)式不是最簡(jiǎn)的函數(shù)表達(dá)式，則需對(duì)其進(jìn)行化簡(jiǎn)。,2.邏輯函數(shù)表達(dá)式與邏輯圖,（1）由邏輯函數(shù)表達(dá)式畫邏輯圖將表達(dá)式中的運(yùn)算符號(hào)用相應(yīng)的邏輯符號(hào)代替并按照運(yùn)算順序把這些邏輯符號(hào)連接起來(lái)便可得到對(duì)應(yīng)的邏輯圖。（2）由邏輯圖寫邏輯函數(shù)表達(dá)式從邏輯圖的輸入端到輸出端逐級(jí)寫出每個(gè)邏輯符號(hào)對(duì)應(yīng)的表達(dá)式，就可得到相應(yīng)的邏輯函數(shù)表達(dá)式。,3.邏輯函數(shù)表達(dá)式與波形圖,（1）由邏輯函數(shù)表達(dá)式畫波形圖首先根據(jù)邏輯函數(shù)表達(dá)式列出函數(shù)的真值表。再由真值表畫波形圖。（2）由波形圖寫出邏輯函數(shù)表達(dá)式根據(jù)波形圖列真值表。再根據(jù)真值表寫出標(biāo)準(zhǔn)的與或邏輯函數(shù)表達(dá)式。若不是最簡(jiǎn)的邏輯函數(shù)表達(dá)式，則需對(duì)其進(jìn)行化簡(jiǎn)。,3.3組合邏輯電路的分析方法和設(shè)計(jì)方法,（一）組合邏輯電路的定義:當(dāng)邏輯電路在任一時(shí)刻的輸出狀態(tài)僅取決于在該時(shí)刻的輸入信號(hào)，而與電路原有的狀態(tài)無(wú)關(guān)。（二）組合邏輯電路的分析的目的：找出給定的邏輯電路的輸入、輸出變量之間的邏輯關(guān)系，寫出邏輯表達(dá)式，分析電路所具有的邏輯功能。,一、組合邏輯電路的分析方法,（三）分析步驟：,根據(jù)已知的邏輯圖寫出邏輯表達(dá)式。一般從輸入端開始，逐級(jí)寫出各個(gè)邏輯門所對(duì)應(yīng)的邏輯表達(dá)式，最后寫出該電路的邏輯表達(dá)式。對(duì)寫出的邏輯表達(dá)式進(jìn)行化簡(jiǎn)。一般用卡諾圖法或公式法進(jìn)行化簡(jiǎn)。列出真值表，并分析電路的邏輯功能。,例：圖所示電路的邏輯功能。,解：(1)寫出輸出邏輯函數(shù)表達(dá)式：Y1=ABY=Y1C=ABC,(2)列出邏輯函數(shù)的真值表。,(3)該電路是一個(gè)奇校驗(yàn)電路。即當(dāng)輸入奇數(shù)個(gè)1時(shí)，輸出為1；反之為0。,三、組合邏輯電路的設(shè)計(jì),設(shè)計(jì)步驟：分析實(shí)際問(wèn)題對(duì)邏輯功能的要求，確定變量，進(jìn)行邏輯賦值。根據(jù)邏輯功能列出真值表。需要指出，各變量狀態(tài)的賦值不同，得到的真值表將不同。根據(jù)真值表寫出相應(yīng)的邏輯表達(dá)式，并用公式法或卡諾圖法進(jìn)行化簡(jiǎn)，最后轉(zhuǎn)換成命題所要求的邏輯函數(shù)表達(dá)形式。根據(jù)最簡(jiǎn)邏輯表達(dá)式，畫出相應(yīng)的邏輯電路圖。,例：試用與非門設(shè)計(jì)一個(gè)三人表決電路。當(dāng)表決提案時(shí)，多數(shù)人同意，提案才能通過(guò)。,解：(1)分析設(shè)計(jì)要求，確定變量。將三個(gè)人的表決作為輸入變量，分別用A、B、C來(lái)表示，規(guī)定變量取“1”表示同意，變量取“0”表示不同意。將表決結(jié)果作為輸出變量，用Y來(lái)表示，規(guī)定Y取“1”表示提案通過(guò)，Y取“0”表示提案不通過(guò)。,(2)根據(jù)上述邏輯功能列出真值表。,(3)根據(jù)真值表，畫出卡諾圖，化簡(jiǎn)后寫出最簡(jiǎn)的與或表達(dá)式，并轉(zhuǎn)換為與非表達(dá)式：,(4)畫出邏輯電路圖。,3.4集成組合邏輯電路,一、編碼器能夠?qū)崿F(xiàn)編碼操作過(guò)程的器件被稱為編碼器。編碼器有二進(jìn)制編碼器、優(yōu)先編碼器和BCD碼編碼器等。,1.二進(jìn)制普通編碼器二進(jìn)制編碼器是將2n個(gè)信號(hào)轉(zhuǎn)換成n位二進(jìn)制代碼的電路。,下圖所示是由與非門和非門組成的3位二進(jìn)制編碼器。,I0I7是八個(gè)需要編碼的輸入信號(hào)。Y2、Y1、Y0為輸出的三位二進(jìn)制代碼。,該編碼器的輸出邏輯表達(dá)式：,2.優(yōu)先編碼器,二進(jìn)制編碼器要求輸入信號(hào)必須是互相排斥的，既同時(shí)只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼。優(yōu)先編碼器允許電路同時(shí)輸入多個(gè)信號(hào)，而電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼。,（1）二進(jìn)制優(yōu)先編碼器74LS148,集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表,集成10線-4線優(yōu)先編碼器,（3）二-十進(jìn)制優(yōu)先編碼器74LS147,BCD編碼器是對(duì)輸入的十進(jìn)制數(shù)09進(jìn)行二進(jìn)制編碼。,二、譯碼器,譯碼就是將二進(jìn)制代碼翻譯成原來(lái)信號(hào)的過(guò)程，是編碼的逆過(guò)程，能完成這一任務(wù)的電路稱為譯碼器。,例如數(shù)控機(jī)床中的各種操作，如移位、進(jìn)刀、轉(zhuǎn)速選擇等，都是以二進(jìn)制代碼的形式給出的。如規(guī)定“100”表示移位，“011”表示進(jìn)刀，“010”表示轉(zhuǎn)速選擇等等，都需要譯碼器將其代碼轉(zhuǎn)換為特定指令，指揮機(jī)床正確運(yùn)行。,譯碼器可分為二進(jìn)制譯碼器、BCD譯碼器和數(shù)碼顯示譯碼器三種。,1.二進(jìn)制譯碼器74LS138,二進(jìn)制譯碼器是用于把二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)輸出信號(hào)的譯碼器。,74LS138是集成3線-8線譯碼器,A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、為選通控制端。當(dāng)G11、時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。,2二-十進(jìn)制譯碼器74LS42,BCD碼譯碼器是能將BCD代碼轉(zhuǎn)換成一位十進(jìn)制數(shù)的電路。,有四個(gè)輸入端：A3、A2、A1、A0，高電平有效；有十個(gè)輸出端：，分別對(duì)應(yīng)于十進(jìn)制數(shù)：09，低電平有效。,3.顯示譯碼器,二-十進(jìn)制編碼,顯示譯碼器,顯示器件,在數(shù)字系統(tǒng)中常常需要把處理或測(cè)量的結(jié)果直接用十進(jìn)制數(shù)的形式顯示出來(lái)，顯示譯碼器。,（1）數(shù)字顯示器分類：熒光顯示器、輝光顯示器、LED（半導(dǎo)體發(fā)光二極管）顯示器，近幾年來(lái)，液晶顯示器和等離子顯示器研制出來(lái)并投入使用。,（2）LED顯示器的兩種結(jié)構(gòu)：,共陰極接法,共陽(yáng)極接法,（2）集成顯示譯碼器74LS48,功能表,74LS48輔助控制信號(hào)端的作用,(1)試燈輸入信號(hào)：此信號(hào)用來(lái)測(cè)試七段數(shù)碼管發(fā)光段好壞。當(dāng)=0、=1時(shí)，不論其他輸入端狀態(tài)如何，則七段全亮，說(shuō)明數(shù)碼管工作正常。,(2)熄滅輸入信號(hào)（即）：熄滅輸入信號(hào)是為了降低系統(tǒng)的功耗而設(shè)置的。當(dāng)=0時(shí)，無(wú)論其他輸入端的狀態(tài)如何，所有發(fā)光段均熄滅，不顯示任何數(shù)字。,三、數(shù)據(jù)選擇器和數(shù)據(jù)分配器,數(shù)據(jù)選擇器又稱多路選擇器，它能從多個(gè)輸入數(shù)據(jù)中選擇一個(gè)數(shù)據(jù)輸出，數(shù)據(jù)選擇器有四選一、八選一、十六選一等多種類型。,D0D7是八個(gè)數(shù)據(jù)輸入端，A2A0是地址信號(hào)輸入端，Q和是互補(bǔ)輸出端。輸出信號(hào)選擇輸入信號(hào)中的哪一路，由地址信號(hào)決定。例如地址信號(hào)：A2A1A0=000時(shí)，Y=D0，若A2A1A0=101，則Y=D5。為使能端，低電平有效，即當(dāng)=0時(shí)，數(shù)據(jù)選擇器工作；當(dāng)=1時(shí)，數(shù)據(jù)選擇器不工作。,數(shù)據(jù)選擇器的應(yīng)用,1數(shù)據(jù)傳輸從多路輸入信號(hào)中選擇一個(gè)輸出，是數(shù)據(jù)選擇器的基本用途。它還可以將多路數(shù)據(jù)的并行輸入轉(zhuǎn)換成串行輸出。,2實(shí)現(xiàn)任意邏輯函數(shù)用數(shù)據(jù)選擇器可以實(shí)現(xiàn)邏輯函數(shù)的任意改變。對(duì)于n變量的邏輯函數(shù)，可以選用2n選一的數(shù)據(jù)選擇器來(lái)實(shí)現(xiàn)。,例:用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)Y=AB+BC+CA。,解:(1)將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式。,（2）按照最小項(xiàng)的編號(hào)，將數(shù)據(jù)選擇器的相應(yīng)輸入端接高電平，其余的輸入端接低電平。,數(shù)據(jù)分配器,四、加法器,加法運(yùn)算是計(jì)算機(jī)和數(shù)字系統(tǒng)中最基本的運(yùn)算，其它各種運(yùn)算都可以用加法運(yùn)算來(lái)實(shí)現(xiàn)。,1.半加器兩個(gè)一位二進(jìn)制數(shù)相加稱為半加，實(shí)現(xiàn)半加運(yùn)算的電路稱為半加器。,2.全加器全加器是指兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，第i位的被加數(shù)Ai、加數(shù)Bi及來(lái)自相鄰低位的進(jìn)位數(shù)Ci-1三者相加，得到本位和Si及向相鄰高位的進(jìn)位數(shù)Ci。實(shí)現(xiàn)全加運(yùn)算的電路叫做全加器。,全加器真值表,全加器邏輯符號(hào),四位全加器74LS283,五、數(shù)值比較器,1.定義：能夠?qū)蓚€(gè)位數(shù)相同的二進(jìn)制數(shù)進(jìn)行比較并判斷其大小的電路稱為數(shù)值比較器。,2.集成數(shù)值比較器74LS85是四位大小比較器。,有八個(gè)輸入端A3、A2、A1、A0、B3、B2、B1、B0，三個(gè)輸出端YAB、YAB、IAB、IA=B。,74LS85的真值表,3.5組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象,一、競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象及產(chǎn)生的原因在組合邏輯電路中，同一個(gè)門的一組輸入信號(hào)，由于它們?cè)诖饲巴ㄟ^(guò)不同數(shù)目的門，經(jīng)過(guò)不同長(zhǎng)度導(dǎo)線的傳輸，到達(dá)門輸入端的時(shí)間會(huì)有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。在組合邏輯電路中，因輸入端的競(jìng)爭(zhēng)而導(dǎo)致在輸出端產(chǎn)生錯(cuò)誤，即輸出端產(chǎn)生不應(yīng)有的尖峰干擾脈沖現(xiàn)象稱為冒險(xiǎn)。,二、判別冒險(xiǎn)現(xiàn)象的方法,首先觀察邏輯函數(shù)式中是否存在某變量的原變量和反變量，即先判斷是否存在競(jìng)爭(zhēng)。因?yàn)橹挥写嬖诟?jìng)爭(zhēng)才可能產(chǎn)生冒險(xiǎn)。若存在競(jìng)爭(zhēng)消去邏輯函數(shù)表達(dá)式中不存在競(jìng)爭(zhēng)的變量，僅留下有競(jìng)爭(zhēng)能力的變量。,三、消除冒險(xiǎn)現(xiàn)象的方法,接入濾波電容加選通脈沖修改邏輯設(shè)計(jì),