《數(shù)字電子技術》第3章組合邏輯電路.ppt

基本知識點概述邏輯功能各種表示方法的特點及相互轉換組合邏輯電路的分析方法和設計方法集成組合邏輯電路組合邏輯電路中的競爭-冒險現(xiàn)象,返回主目錄,第三章組合邏輯電路,基本知識點,組合邏輯電路的特點組合邏輯電路功能的表示方法及相互轉換組合邏輯電路的分析方法和設計方法常用集成組合邏輯電路的邏輯功能、使用方法和應用舉例組合邏輯電路中的競爭-冒險現(xiàn)象及消除競爭-冒險現(xiàn)象的常用方法,3.1概述,數(shù)字電路可分為兩大類:一類是組合邏輯電路，另一類是時序邏輯電路。組合邏輯電路:任意時刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)，與電路原來的狀態(tài)無關。它是由各種門電路組成的，而且只有從輸入到輸出的通路，沒有從輸出到輸入的反饋回路。描述一個組合邏輯電路邏輯功能的方法通常有:邏輯函數(shù)表達式、真值表、邏輯圖、卡諾圖、波形圖五種。它們各有特點，可以相互轉換。,3.2邏輯功能各種表示方法的特點及相互轉換,一、邏輯功能各種表示方法的特點1.邏輯函數(shù)表達式形式簡單、書寫方便，便于進行運算和轉換。但表達式形式不惟一。2.真值表直觀、明了，可直接看出輸入變量與輸出函數(shù)各種取值之間的一一對應關系。真值表具有惟一性。,3.邏輯圖與實際使用的器件有著對應關系，比較接近于實際的電路，但它只反映電路的邏輯功能而不反映電氣參數(shù)和性能。同一種邏輯功能可以用多種邏輯圖實現(xiàn)，它不具備惟一性。4.卡諾圖在化簡邏輯函數(shù)時比較直觀且容易掌握。卡諾圖具有惟一性，但化簡后的邏輯表達式不是惟一的。5.波形圖可以直觀、清晰地看到輸入變量和輸出函數(shù)間隨時間變化的對應的邏輯關系的全過程。波形圖具有惟一性。,二、各種表示方法的相互轉換,1.邏輯函數(shù)表達式與真值表（1）由邏輯函數(shù)表達式列真值表方法一:將輸入變量的所有取值一一代入邏輯函數(shù)表達式中，求出所對應的邏輯函數(shù)值。再將它們列成表格即可得到真值表。方法二:先將邏輯函數(shù)表達式轉換為標準的與或表達式，再將式中每個最小項對應的函數(shù)值填為“1”，其余的最小項填為“0”。,（2）由真值表寫邏輯函數(shù)表達式,其方法為:從真值表中找出邏輯函數(shù)值為1的所有輸入變量取值組合，將邏輯函數(shù)值為1的每一組變量組合寫成一個與式，輸入變量組合中取值為1的寫原變量，取值為0的寫反變量。將這些變量的與組合相加，得標準與或邏輯函數(shù)表達式。若所得的函數(shù)表達式不是最簡的函數(shù)表達式，則需對其進行化簡。,2.邏輯函數(shù)表達式與邏輯圖,（1）由邏輯函數(shù)表達式畫邏輯圖將表達式中的運算符號用相應的邏輯符號代替并按照運算順序把這些邏輯符號連接起來便可得到對應的邏輯圖。（2）由邏輯圖寫邏輯函數(shù)表達式從邏輯圖的輸入端到輸出端逐級寫出每個邏輯符號對應的表達式，就可得到相應的邏輯函數(shù)表達式。,3.邏輯函數(shù)表達式與波形圖,（1）由邏輯函數(shù)表達式畫波形圖首先根據(jù)邏輯函數(shù)表達式列出函數(shù)的真值表。再由真值表畫波形圖。（2）由波形圖寫出邏輯函數(shù)表達式根據(jù)波形圖列真值表。再根據(jù)真值表寫出標準的與或邏輯函數(shù)表達式。若不是最簡的邏輯函數(shù)表達式，則需對其進行化簡。,3.3組合邏輯電路的分析方法和設計方法,（一）組合邏輯電路的定義:當邏輯電路在任一時刻的輸出狀態(tài)僅取決于在該時刻的輸入信號，而與電路原有的狀態(tài)無關。（二）組合邏輯電路的分析的目的：找出給定的邏輯電路的輸入、輸出變量之間的邏輯關系，寫出邏輯表達式，分析電路所具有的邏輯功能。,一、組合邏輯電路的分析方法,（三）分析步驟：,根據(jù)已知的邏輯圖寫出邏輯表達式。一般從輸入端開始，逐級寫出各個邏輯門所對應的邏輯表達式，最后寫出該電路的邏輯表達式。對寫出的邏輯表達式進行化簡。一般用卡諾圖法或公式法進行化簡。列出真值表，并分析電路的邏輯功能。,例：圖所示電路的邏輯功能。,解：(1)寫出輸出邏輯函數(shù)表達式：Y1=ABY=Y1C=ABC,(2)列出邏輯函數(shù)的真值表。,(3)該電路是一個奇校驗電路。即當輸入奇數(shù)個1時，輸出為1；反之為0。,三、組合邏輯電路的設計,設計步驟：分析實際問題對邏輯功能的要求，確定變量，進行邏輯賦值。根據(jù)邏輯功能列出真值表。需要指出，各變量狀態(tài)的賦值不同，得到的真值表將不同。根據(jù)真值表寫出相應的邏輯表達式，并用公式法或卡諾圖法進行化簡，最后轉換成命題所要求的邏輯函數(shù)表達形式。根據(jù)最簡邏輯表達式，畫出相應的邏輯電路圖。,例：試用與非門設計一個三人表決電路。當表決提案時，多數(shù)人同意，提案才能通過。,解：(1)分析設計要求，確定變量。將三個人的表決作為輸入變量，分別用A、B、C來表示，規(guī)定變量取“1”表示同意，變量取“0”表示不同意。將表決結果作為輸出變量，用Y來表示，規(guī)定Y取“1”表示提案通過，Y取“0”表示提案不通過。,(2)根據(jù)上述邏輯功能列出真值表。,(3)根據(jù)真值表，畫出卡諾圖，化簡后寫出最簡的與或表達式，并轉換為與非表達式：,(4)畫出邏輯電路圖。,3.4集成組合邏輯電路,一、編碼器能夠實現(xiàn)編碼操作過程的器件被稱為編碼器。編碼器有二進制編碼器、優(yōu)先編碼器和BCD碼編碼器等。,1.二進制普通編碼器二進制編碼器是將2n個信號轉換成n位二進制代碼的電路。,下圖所示是由與非門和非門組成的3位二進制編碼器。,I0I7是八個需要編碼的輸入信號。Y2、Y1、Y0為輸出的三位二進制代碼。,該編碼器的輸出邏輯表達式：,2.優(yōu)先編碼器,二進制編碼器要求輸入信號必須是互相排斥的，既同時只能對一個輸入信號進行編碼。優(yōu)先編碼器允許電路同時輸入多個信號，而電路只對其中優(yōu)先級別最高的信號進行編碼。,（1）二進制優(yōu)先編碼器74LS148,集成3位二進制優(yōu)先編碼器74LS148的真值表,集成10線-4線優(yōu)先編碼器,（3）二-十進制優(yōu)先編碼器74LS147,BCD編碼器是對輸入的十進制數(shù)09進行二進制編碼。,二、譯碼器,譯碼就是將二進制代碼翻譯成原來信號的過程，是編碼的逆過程，能完成這一任務的電路稱為譯碼器。,例如數(shù)控機床中的各種操作，如移位、進刀、轉速選擇等，都是以二進制代碼的形式給出的。如規(guī)定“100”表示移位，“011”表示進刀，“010”表示轉速選擇等等，都需要譯碼器將其代碼轉換為特定指令，指揮機床正確運行。,譯碼器可分為二進制譯碼器、BCD譯碼器和數(shù)碼顯示譯碼器三種。,1.二進制譯碼器74LS138,二進制譯碼器是用于把二進制代碼轉換成相應輸出信號的譯碼器。,74LS138是集成3線-8線譯碼器,A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效），G1、為選通控制端。當G11、時，譯碼器處于工作狀態(tài)；當G10、時，譯碼器處于禁止狀態(tài)。,2二-十進制譯碼器74LS42,BCD碼譯碼器是能將BCD代碼轉換成一位十進制數(shù)的電路。,有四個輸入端：A3、A2、A1、A0，高電平有效；有十個輸出端：，分別對應于十進制數(shù)：09，低電平有效。,3.顯示譯碼器,二-十進制編碼,顯示譯碼器,顯示器件,在數(shù)字系統(tǒng)中常常需要把處理或測量的結果直接用十進制數(shù)的形式顯示出來，顯示譯碼器。,（1）數(shù)字顯示器分類：熒光顯示器、輝光顯示器、LED（半導體發(fā)光二極管）顯示器，近幾年來，液晶顯示器和等離子顯示器研制出來并投入使用。,（2）LED顯示器的兩種結構：,共陰極接法,共陽極接法,（2）集成顯示譯碼器74LS48,功能表,74LS48輔助控制信號端的作用,(1)試燈輸入信號：此信號用來測試七段數(shù)碼管發(fā)光段好壞。當=0、=1時，不論其他輸入端狀態(tài)如何，則七段全亮，說明數(shù)碼管工作正常。,(2)熄滅輸入信號（即）：熄滅輸入信號是為了降低系統(tǒng)的功耗而設置的。當=0時，無論其他輸入端的狀態(tài)如何，所有發(fā)光段均熄滅，不顯示任何數(shù)字。,三、數(shù)據(jù)選擇器和數(shù)據(jù)分配器,數(shù)據(jù)選擇器又稱多路選擇器，它能從多個輸入數(shù)據(jù)中選擇一個數(shù)據(jù)輸出，數(shù)據(jù)選擇器有四選一、八選一、十六選一等多種類型。,D0D7是八個數(shù)據(jù)輸入端，A2A0是地址信號輸入端，Q和是互補輸出端。輸出信號選擇輸入信號中的哪一路，由地址信號決定。例如地址信號：A2A1A0=000時，Y=D0，若A2A1A0=101，則Y=D5。為使能端，低電平有效，即當=0時，數(shù)據(jù)選擇器工作；當=1時，數(shù)據(jù)選擇器不工作。,數(shù)據(jù)選擇器的應用,1數(shù)據(jù)傳輸從多路輸入信號中選擇一個輸出，是數(shù)據(jù)選擇器的基本用途。它還可以將多路數(shù)據(jù)的并行輸入轉換成串行輸出。,2實現(xiàn)任意邏輯函數(shù)用數(shù)據(jù)選擇器可以實現(xiàn)邏輯函數(shù)的任意改變。對于n變量的邏輯函數(shù)，可以選用2n選一的數(shù)據(jù)選擇器來實現(xiàn)。,例:用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)Y=AB+BC+CA。,解:(1)將邏輯函數(shù)轉換成最小項表達式。,（2）按照最小項的編號，將數(shù)據(jù)選擇器的相應輸入端接高電平，其余的輸入端接低電平。,數(shù)據(jù)分配器,四、加法器,加法運算是計算機和數(shù)字系統(tǒng)中最基本的運算，其它各種運算都可以用加法運算來實現(xiàn)。,1.半加器兩個一位二進制數(shù)相加稱為半加，實現(xiàn)半加運算的電路稱為半加器。,2.全加器全加器是指兩個多位二進制數(shù)相加時，第i位的被加數(shù)Ai、加數(shù)Bi及來自相鄰低位的進位數(shù)Ci-1三者相加，得到本位和Si及向相鄰高位的進位數(shù)Ci。實現(xiàn)全加運算的電路叫做全加器。,全加器真值表,全加器邏輯符號,四位全加器74LS283,五、數(shù)值比較器,1.定義：能夠對兩個位數(shù)相同的二進制數(shù)進行比較并判斷其大小的電路稱為數(shù)值比較器。,2.集成數(shù)值比較器74LS85是四位大小比較器。,有八個輸入端A3、A2、A1、A0、B3、B2、B1、B0，三個輸出端YA>B、YAB、IA<B、IA=B。,74LS85的真值表,3.5組合邏輯電路中的競爭-冒險現(xiàn)象,一、競爭-冒險現(xiàn)象及產(chǎn)生的原因在組合邏輯電路中，同一個門的一組輸入信號，由于它們在此前通過不同數(shù)目的門，經(jīng)過不同長度導線的傳輸，到達門輸入端的時間會有先有后，這種現(xiàn)象稱為競爭。在組合邏輯電路中，因輸入端的競爭而導致在輸出端產(chǎn)生錯誤，即輸出端產(chǎn)生不應有的尖峰干擾脈沖現(xiàn)象稱為冒險。,二、判別冒險現(xiàn)象的方法,首先觀察邏輯函數(shù)式中是否存在某變量的原變量和反變量，即先判斷是否存在競爭。因為只有存在競爭才可能產(chǎn)生冒險。若存在競爭消去邏輯函數(shù)表達式中不存在競爭的變量，僅留下有競爭能力的變量。,三、消除冒險現(xiàn)象的方法,接入濾波電容加選通脈沖修改邏輯設計,