《數(shù)字電子技術(shù)》試題庫(kù).doc

《《數(shù)字電子技術(shù)》試題庫(kù).doc》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字電子技術(shù)》試題庫(kù).doc（10頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

數(shù)字電子技術(shù)一選擇題（每小題1.5分）第一章：1.正邏輯是指（ ）A.高電平用“1”表示，低電平用“0”表示 B.高電平用“0”表示，低電平用“1”表示 C.高電平、低電平均用“1”或“0”表示2.8421BCD碼01100010表示十進(jìn)制數(shù)為（ ） A.15 B.98 C.62 D.423. 若1101是2421碼的一組代碼，則它對(duì)應(yīng)的十進(jìn)制數(shù)是()A.9B.8C.7D.6第二章：1. 下列各式中哪個(gè)是四變量A、B、C、D的最小項(xiàng)？（ ）A.ABC B.ABCC.ABCDD.ACD2. AB+C+( )AB+CA.AB.CC.ACD.BC3. F=A（+B）+B（B+C+D）=( )A.B B.A+BC.1D.C4.AB+A在四變量卡諾圖中有( )個(gè)小格是“1”。A. 13 B. 12 C. 6 D. 55. A101101=( )。A. A B. C. 0 D. 16. F(A，B，C)的任意兩個(gè)最小項(xiàng)之積=( )A. 0 B. 1 C. D. ABC7.已知函數(shù)F1=(AB)C+AB,F2=AB+AC+BC；試問F1與F2的關(guān)系是（ ）A.相等 B.反演 C.對(duì)偶 D.不相關(guān)8. 下列邏輯等式中不成立的是( )A=B.= C.+AB=A+BD.A+AB=A9. 某函數(shù)卡諾圖中有4個(gè)“1”幾何相鄰，合并成一項(xiàng)可消去( )個(gè)變量。A. 1 B. 2 C. 3 D. 4第三章:1.當(dāng)TTL與非門的輸入端懸空時(shí)相當(dāng)于輸入為( )A.邏輯0B.邏輯1C.不確定D.0.5V2.在數(shù)字系統(tǒng)里，當(dāng)某一線路作為總線使用，那么接到該總線的所有輸出設(shè)備（或器件）必須具有()結(jié)構(gòu)，否則會(huì)產(chǎn)生數(shù)據(jù)沖突。A.集電極開路 B.三態(tài)門 C.灌電流 D.拉電流3.采用集電極開路的OC門主要解決了（ ）A.TTL門不能相“與”的問題B.TTL門的輸出端不能“線與”的問題C.TTL門的輸出端不能相“或”的問題4.以下能正確得到TTL噪聲容限的等式是( ) A. UNH=UOHmin-UIHmin B. UNH=UOHmax-UIHminC. UNH=UILmin-UOLmin D. UNH=UILmax-UOlmax5.將TTL與非門作非門使用，則多余輸入端應(yīng)做( )處理A.全部接高電平B.部分接高電平，部分接地C.全部接地D.部分接地，部分懸空6.某集成電路芯片，查手冊(cè)知其最大輸出低電平UOLmax=0.5V，最大輸入低電平UILmax=0.8V，最小輸出高電平UOHmin=2.7V，最小輸入高電平UIHmin=2.0V，則其低電平噪聲容限UNL=( )A.0.4VB.0.6VC.0.3VD.1.2V第四章:1.編碼電路和譯碼電路中，（ ）電路的輸入是二進(jìn)制代碼A.編碼 B.譯碼 C.編碼和譯碼2.組合邏輯電路輸出狀態(tài)的改變（ ）A.僅與該時(shí)刻輸入信號(hào)的狀態(tài)有關(guān) B.僅與時(shí)序電路的原狀態(tài)有關(guān) C.與A、B皆有關(guān)3.16位輸入的二進(jìn)制編碼器，其輸出端有( )位A. 256 B. 128 C. 4 D. 34.對(duì)于四位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有()A.4個(gè) B. 16個(gè) C. 8個(gè) D. 10個(gè)5.在下列邏輯電路中，不是組合邏輯電路的有()A.譯碼器 B.編碼器 C.全加器 D.寄存器6.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使（ ）A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=07.對(duì)于輸出低電平有效的24線譯碼器來(lái)說要實(shí)現(xiàn)，Y=的功能，應(yīng)外加( )A.或門 B.與門C.或非門 D.與非門8.兩片8-3線優(yōu)先編碼器(74148)可擴(kuò)展成( )線優(yōu)先編碼器。A. 16-4 B. 10-5 C. 16-8 D. 10-89.兩片3-8線譯碼器(74138)可擴(kuò)展成( )線譯碼器。A. 4-16 B. 5-10 C. 8-16 D.8-1010.3線-8線譯碼器74LS138處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2A1A0=001時(shí)，輸出=()A.11101111B.10111111C.11111101D.1111001111.對(duì)于三位二進(jìn)制譯碼器，其相應(yīng)的輸出端共有()A.4個(gè) B. 16個(gè) C. 8個(gè) D. 10個(gè)12.3線-8線譯碼器74LS138處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2A1A0=110時(shí)，輸出=()A.11011111B.10111111C.11111101D.11110011第五章:1.T觸發(fā)器，在T=1時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器( )A保持原態(tài) B.置0 C.置1 D.翻轉(zhuǎn)2.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（ ）A.J=D,K= B.K=D,J= C.J=K=DD.J=K=3.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，應(yīng)使（ ）A.J=T,K= B.K=T,J= C.J=K=TD.J=K=4.當(dāng)兩個(gè)輸入端均為1時(shí)，輸出Q不定的是（ ） A基本RS觸發(fā)器 BT觸發(fā)器 C主從JK觸發(fā)器 DD觸發(fā)器5.欲使D觸發(fā)器按工作，應(yīng)使輸入D=( )A.0 B.1 C.QD.6.在CLK( )時(shí)主從R-S觸發(fā)器的主觸發(fā)器接收輸入信號(hào)。A. 01 B. 1 C. 10 D. 07.R-S型觸發(fā)器的“R”意指( )A.重復(fù) B.復(fù)位C.優(yōu)先D.異步8.在下列觸發(fā)器中，有約束條件的是（ ）A.主從JK觸發(fā)器B.主從D觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器9.T觸發(fā)器，在T=0時(shí)，加上時(shí)鐘脈沖，則觸發(fā)器( )A保持原態(tài) B.置0 C.置1 D.翻轉(zhuǎn)第六章：1.5位移位寄存器作扭環(huán)計(jì)數(shù)器時(shí)，會(huì)有無(wú)效狀態(tài)( )個(gè)A.10 B.22C.5 D.272.N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為( )的計(jì)數(shù)器A.N B.2N C.N2 D.3.同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者( )A.沒有觸發(fā)器 B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)4.可以直接用( )計(jì)數(shù)器構(gòu)成順序脈沖發(fā)生器A. 加法 B. 減法 C. 環(huán)形 D. 扭環(huán)5.某計(jì)數(shù)器的輸出波形如圖1所示，該計(jì)數(shù)器是()進(jìn)制計(jì)數(shù)器A.5B.6C.7D.87.Mealy型時(shí)序邏輯電路的輸出是()的函數(shù)A.輸入B.系統(tǒng)狀態(tài)C輸入和系統(tǒng)狀態(tài)8.一個(gè)4位的二進(jìn)制加計(jì)數(shù)器，由0000狀態(tài)開始，經(jīng)過25個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為( )A.1100B.1000C.1001D.10109.一個(gè)4位的二進(jìn)制加計(jì)數(shù)器，由0000狀態(tài)開始，經(jīng)過28個(gè)時(shí)鐘脈沖后，此計(jì)數(shù)器的狀態(tài)為( )A.1100B.1000C.1011D.1010第七章:1.隨機(jī)存取存儲(chǔ)器具有()功能A.讀/寫 B.無(wú)讀/寫 C.只讀 D.只寫2.只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容()A.全部改變 B.全部為0 C.不可預(yù)料 D.保持不變3.尋址容量為16K8的RAM需要()根地址線A.14 B.16 C.18 D.20第八章:1.以下PLD中，與、或陣列均可編程的是( )器件。 A. PROM B. PAL C. PLA D. GAL2.GAL與PAL的區(qū)別在于( )A.輸入采用緩沖器 B.輸出邏輯宏單元(OLMC)C.輸出固定或陣列 D.輸入采用可編程與陣列3. PAL是一種()的可編程邏輯器件A與陣列可編程、或陣列固定B與陣列固定、或陣列可編程C與、或陣列固定D與、或陣列都可編程第十章:1.多諧振蕩器可產(chǎn)生( )A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波2.555定時(shí)器構(gòu)成施密特觸發(fā)器時(shí)，其回差電壓為() A B. C. D. 3.多諧振蕩器的振蕩周期為T=tw1+tw2，其中tw1為正脈沖寬度，tw2為負(fù)脈沖寬度，則占空比應(yīng)為( )A.tw1/T B.tw1/tw2C.tw2/tw1D.tw2/T第十一章:1.A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最高的為( )轉(zhuǎn)換。A. 并聯(lián)比較型B. 逐次漸近型C. 雙積分型D. 計(jì)數(shù)型2.在A/D、D/A轉(zhuǎn)換器中，衡量轉(zhuǎn)換器的轉(zhuǎn)換精度常用的參數(shù)是( )A.分辨率 B.分辨率和轉(zhuǎn)換誤差C.轉(zhuǎn)換誤差 D.參考電壓3.輸入至少( )位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。A. 9 B. 10 C. 11 D. 12二填空題(每題3分)第一章:1. (48.5)10=(_)2, (3D.08)16=(_)10=(_)82. (36.5)10=(_)2, (2E.10)16=(_)10=(_)83. (22.5)10=(_)2, (1F.25)16=(_)10=(_)8第二章:1.函數(shù)Y=AB+AC的最小項(xiàng)表達(dá)式為_2.對(duì)邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y=_3.函數(shù)Y=A+AC的最小項(xiàng)表達(dá)式為_第六章:1.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。2.兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為 3.描述時(shí)序電路的邏輯表達(dá)式為_,_和驅(qū)動(dòng)方程。4.時(shí)序電路可分為Mealy型和_型5.把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到_進(jìn)制計(jì)數(shù)器6.兩片中規(guī)模集成電路二進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為 第七章:1.ROM的位擴(kuò)展只要把各個(gè)芯片的地址線和_, 等控制線都分別并聯(lián)起來(lái)即可2.ROM的字?jǐn)U展是用 (高位或低位)地址線通過譯碼產(chǎn)生片選信號(hào), (高位或低位)地址線用作片內(nèi)地址線3.要構(gòu)成容量為4K8的RAM，需要_片容量為2564的RAM第十一章:1.A/D轉(zhuǎn)換過程是通過_、保持、_、_四個(gè)步驟完成的2.逐次漸進(jìn)型A/D與雙積分型A/D轉(zhuǎn)換比較，_的轉(zhuǎn)換速度快3.對(duì)于一個(gè)頻率有限的模擬信號(hào)，設(shè)其最高頻率分量的頻率為fmax，在取樣后為了無(wú)失真地恢復(fù)原始輸入信號(hào)頻譜，取樣時(shí)必須滿足取樣頻率：fs_三.化簡(jiǎn)題(每小題4分)第二章:1.F(A,B,C)2.F(A,B,C,D)3. F(A,B,C)4.F(A,B,C,D)5.FABC + ABD + CD + AB C + ACD+ACD6.FABC+ ABC + CD + AB C + ABCD+BCD7.F(A,B,C)8.F(A,B,C,D)9.F=四.綜合題第四章:1.寫出右圖所示電路輸出信號(hào)Y的邏輯表達(dá)式，并說明其功能。 （7分）2.用8選1數(shù)據(jù)選擇器74HC151產(chǎn)生邏輯函數(shù)ZA C DA B C DBCBC D(7分)3.用譯碼器74LS138實(shí)現(xiàn)邏輯函數(shù)F(A,B,C) (7分)4.有一水箱由大、小兩臺(tái)水泵ML和MS供水，如圖3.1所示，箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、C。水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件時(shí)，檢測(cè)元件給出低電平?，F(xiàn)要求當(dāng)水位超過C點(diǎn)時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)MS單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)ML單獨(dú)工作；水位低于A點(diǎn)時(shí)ML和MS同時(shí)工作。試用門電路設(shè)計(jì)一個(gè)控制兩臺(tái)水泵的邏輯電路，要求電路盡量簡(jiǎn)單(可選用集成芯片)。(7分)5.試設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)，邏輯電路正常工作時(shí)，任何時(shí)刻必須有一盞燈亮，而其它點(diǎn)亮狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求能發(fā)出故障信號(hào),要求采用四選一數(shù)據(jù)選擇器74153來(lái)實(shí)現(xiàn)（信號(hào)燈為紅R、黃A、綠G）(7分)6.設(shè)輸入變量A、B、C、D，輸出為F。當(dāng)A、B、C、D有三個(gè)或三個(gè)以上為1時(shí)，輸出為1，輸入為其它狀態(tài)時(shí)，輸出為0。試用與非門設(shè)計(jì)四變量的多數(shù)表決電路。(7分)第五章:1.在下圖所示邊沿D觸發(fā)器中，已知CLK、D的波形，試畫出Q、Q 的波形。 （8分）2.設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的下降沿，已知輸入J、K的波形圖如圖，（1）寫出JK觸發(fā)器的特性方程式；（2）畫出輸出Q的波形圖。(8分)3. 設(shè)主從JK觸發(fā)器的初始狀態(tài)為0，觸發(fā)器的觸發(fā)翻轉(zhuǎn)發(fā)生在時(shí)鐘脈沖的下降沿,觸發(fā)器電路如圖所示，對(duì)應(yīng)輸入波形畫出Q、波形(設(shè)Q初態(tài)為0)(8分)第六章:1.分析下圖所示的狀態(tài)圖,（1）列出電路的輸出方程和狀態(tài)方程（2）若選用JK觸發(fā)器,寫出狀態(tài)方程的標(biāo)準(zhǔn)形式及驅(qū)動(dòng)方程 (10分)2. 分析下圖所示同步時(shí)序邏輯電路。要求：（1）寫出各級(jí)觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)函數(shù)）；（2）寫出各級(jí)觸發(fā)器的狀態(tài)方程；（3）列出狀態(tài)轉(zhuǎn)移表；（4）畫出狀態(tài)轉(zhuǎn)移圖；（5）描述邏輯功能。(10分)3.用十進(jìn)制計(jì)數(shù)器74160及適當(dāng)?shù)拈T電路構(gòu)成六進(jìn)制計(jì)數(shù)器，畫出狀態(tài)圖（按Q3Q2Q1Q0排列）及邏輯連線圖。(8分)4.用十進(jìn)制計(jì)數(shù)器74160及適當(dāng)?shù)拈T電路構(gòu)成八進(jìn)制計(jì)數(shù)器，畫出狀態(tài)圖（按Q3Q2Q1Q0排列）及邏輯連線圖。(8分)5.用同步四位二進(jìn)制計(jì)數(shù)器74161構(gòu)成初始狀態(tài)為0100的九進(jìn)制計(jì)數(shù)器。畫出狀態(tài)轉(zhuǎn)換圖和連線圖。6.分析下圖所示同步時(shí)序邏輯電路。要求：（1）寫出各級(jí)觸發(fā)器的驅(qū)動(dòng)方程（激勵(lì)函數(shù)）；（2）寫出各級(jí)觸發(fā)器的狀態(tài)方程；（3）列出狀態(tài)轉(zhuǎn)移表；（4）畫出狀態(tài)轉(zhuǎn)移圖；（5）描述邏輯功能。(10分)