2015計(jì)01班計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)白中英版

《2015計(jì)01班計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)白中英版》由會(huì)員分享，可在線閱讀，更多相關(guān)《2015計(jì)01班計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)白中英版（23頁珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、計(jì)算機(jī)組成原理課程總結(jié) &復(fù)習(xí)考試要點(diǎn) 一、考試以講授過的教材中的內(nèi)容為主，歸納要點(diǎn)如下： 第1章-第2章 計(jì)算機(jī)概念 運(yùn)算方法和運(yùn)算器 （一）學(xué)習(xí)目標(biāo) 1 .了解計(jì)算機(jī)的分類和應(yīng)用。 2 .掌握計(jì)算機(jī)的軟、硬件構(gòu)成。 3 .掌握計(jì)算機(jī)的層次結(jié)構(gòu)。 4 .掌握數(shù)的原碼、反碼、補(bǔ)碼的表示方法。 5 .掌握計(jì)算機(jī)中數(shù)據(jù)的定點(diǎn)表示和浮點(diǎn)表示方法，并熟練掌握各種表示方法下所能表示的數(shù)據(jù)的范圍。 6 .理解定點(diǎn)加法原理及其判斷溢出的方法。 7 . 了解計(jì)算機(jī)定點(diǎn)乘法、除法的實(shí)現(xiàn)方法。 8 . 了解浮點(diǎn)加法，乘法，除法的實(shí)現(xiàn)方法。 9 .理解ALU!算器的工作原理及其擴(kuò)展方法。

2、（二）第1章學(xué)習(xí)內(nèi)容 第一節(jié)計(jì)算機(jī)的分類和應(yīng)用 要點(diǎn)：計(jì)算機(jī)的分類，計(jì)算機(jī)的應(yīng)用。 第二節(jié)計(jì)算機(jī)的硬件和軟件 要點(diǎn)：了解計(jì)算機(jī)的硬件構(gòu)成及各部分的功能；了解計(jì)算機(jī)的軟件分類和發(fā)展演變。 第三節(jié)計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu) 要點(diǎn)：了解計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。 （三）第2章學(xué)習(xí)內(nèi)容 第一節(jié)數(shù)據(jù)和文字的表示方法 要點(diǎn)：△定點(diǎn)數(shù)的表示方法，及其在原碼、反碼和補(bǔ)碼表示下的數(shù)值的范圍；△。浮點(diǎn)數(shù)的表示方法及其不同表示格式下數(shù)據(jù)的表示范圍；常 見漢字和字符的幾種表示方法； 第二節(jié)定點(diǎn)加法、減法運(yùn)算 要點(diǎn)：△補(bǔ)碼加、減法及其溢出的檢測(cè)方法；二進(jìn)制加法器和十進(jìn)制加法器的邏輯構(gòu)成。 第三節(jié)定點(diǎn)乘法運(yùn)

3、算 要點(diǎn)：原碼并行乘法原理；不帶符號(hào)的陣列乘法器；補(bǔ)碼并行乘法原理；。直接補(bǔ)碼陣列乘法器。 第四節(jié)定點(diǎn)除法運(yùn)算 要點(diǎn)：理解原碼除法原理以及并行除法器的構(gòu)成原理。 第五節(jié)多功能算術(shù)/邏輯運(yùn)算單元 要點(diǎn)：△ 74181并行進(jìn)位運(yùn)算器；74182進(jìn)位鏈；△。多位ALU勺擴(kuò)展。 第六節(jié)浮點(diǎn)運(yùn)算運(yùn)算和浮點(diǎn)運(yùn)算器 要點(diǎn)：了解浮點(diǎn)加/減；浮點(diǎn)乘/除原理。 浮點(diǎn)存儲(chǔ)： 1 .若浮點(diǎn)數(shù)x的75礪準(zhǔn)存儲(chǔ)格式為(41360000)16 ,求其浮點(diǎn)數(shù)的十進(jìn)制數(shù)值。 解：將16進(jìn)制數(shù)展開后，可得二制數(shù)格式為 0 100 00010 011 0110 0000 0000 0000 0000 S 階

4、碼(8位) 尾數(shù)(23位) 指數(shù) e二階碼-127=10000010-01111111=00000011=(3)10 包括隱藏位1的尾數(shù) 2 .M=1.011 0110 0000 0000 0000 0000=1.011011 于是有 x=(- 1)SX1.MX2e=+(1.011011) X23=+1011.011=(11.375)10 2. 將數(shù)(20.59375) 10轉(zhuǎn)換成754標(biāo)準(zhǔn)的32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式。 解:首先分別將整數(shù)和分?jǐn)?shù)部分轉(zhuǎn)換成二進(jìn)制數(shù)： 20.59375=10100.10011 然后移動(dòng)小數(shù)點(diǎn)，使其在第1, 2位之間 10100.10011=

5、1.010010011 X24 e=4 于是得到： S=0, E=4+127=131, M=010010011 最后得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為: 01000001101001001100000000000000=(41A4c000) X，真值表示為(非 IEEE754B準(zhǔn))：X = ( — 1)sX(1. M) ><2E 128 3. 假設(shè)由S, E, M三個(gè)域組成的一個(gè)32位二進(jìn)制字所表示的非零規(guī)格化浮點(diǎn)數(shù) 問：它所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負(fù)數(shù)、最小負(fù)數(shù)是多少？ (1) 最大正數(shù) 0 1111 1111 111 1111 1111 1111 1111 1

6、111 … … --23、- X =[1 +(1 -2 )] X2 (2)最小正數(shù) 000 000 000000 000 000 000 000 000 000 00 x =1.0 X2 — 128 ⑶最小負(fù)數(shù) 111 111 111111 111 111 111 111 111 111 11 X = — [1 + (1 — 2 23)] X 2 ⑷最大負(fù)數(shù) 100 000 000000 000 000 000 000 000 000 00 x = — 1.0X2 -128 4.用源碼陣列乘法器、補(bǔ)碼陣列乘法器分別計(jì)算 xXy0 (1) x=1100

7、0 y=11111 (2) x=-01011 y=11001 (1)原碼陣列 x = 0.11011, y = -0.11111 符號(hào)位：x 0十v。= 0十1 = 1 岡原=11011, [y]原=11111 1 1 0 1 1 * 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 I [x*y]原=1 , 11 0100 0101 帶求補(bǔ)器的補(bǔ)碼陣列 [x]補(bǔ)=0 11011, [y] 補(bǔ)=1 00001 乘積符號(hào)位單獨(dú)運(yùn)算0十1 = 1 尾數(shù)部分

8、算前求補(bǔ)輸出I X | = 11011, * 1 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 XX 丫= -0.1101000101 (2)原碼陣列 x = -0.11111, y = -0.11011 符號(hào)位：x 0十V。= 1十1 = 0 岡 補(bǔ)=11111, [y] 補(bǔ)=11011 1 1 1 1 1 *1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0

9、1 0 0 0 1 0 1 [x*y] 補(bǔ)=0,11010,00101 帶求補(bǔ)器的補(bǔ)碼陣列 岡 補(bǔ)=1 00001, [y] 補(bǔ)=1 00101 乘積符號(hào)位單獨(dú)運(yùn)算1十1= 0 尾數(shù)部分算前求補(bǔ)輸出I X| = 11111, | y | =11011 1 1 1 1 1 *1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 XX 丫= 0.1101000101 5. 計(jì)算浮點(diǎn)數(shù)x+y、x-y x = 2 -101*(-0.010110), y = 2 -1

10、00*0.010110 [x]浮=11011,-0.010110 [y]浮=11100,0.010110 Ex-Ey=11011+00100=11111 [x]浮=11100,1.110101(0) x+y 1 1. 1 1 0 1 0 1 + 0 0. 0 1 0 1 1 0 0 0. 0 0 1 0 1 1 規(guī)格化處理：0.101100 階碼11010 x+y= 0.101100*2 x-y 1 1.1 1 0 1 0 1 + 1 1.1 0 1 0 1 0 1 1.0 1 1 1 1 1 規(guī)格化處理:1.011111 x-y=-0.100001*2 -6

11、階碼 -4 6. 設(shè)過程段Si所需的時(shí)間為p 11100 緩沖寄存器的延時(shí)為T ,線性流水線的時(shí)鐘周期定義為 T = max{ T i} + T I = T m+ T l 流水線處理的頻率為f = 1/ P。 一個(gè)具有k級(jí)過程段的流水線處理n個(gè)任務(wù)需要的時(shí)鐘周期數(shù)為Tk=k+(n —1), 所需要的時(shí)間為：T=Tk x r 而同時(shí)，順序完成的時(shí)間為：T= nxkx T k級(jí)線性流水線的加速比： *Ck = TL = n ? k Tk k +(n —1) 第3章多層次存儲(chǔ)器 一、學(xué)習(xí)目標(biāo) 1 . 了解存儲(chǔ)器的不同分類及其各自的特

12、點(diǎn)。 2 .理解SRAM!DRAM儲(chǔ)單元的構(gòu)成及其存儲(chǔ)原理。 3 .掌握存儲(chǔ)器的擴(kuò)展及其與CPU勺連接。 4 , 了解SRAM!DRAM不同特點(diǎn)，掌握DRA附刷新方法。 5 . 了解高性能主存儲(chǔ)器、閃速存儲(chǔ)器、高速存儲(chǔ)器的特點(diǎn)和工作原理。 6 .掌握CACHE儲(chǔ)器的基本原理及其地址映射過程。 二、學(xué)習(xí)內(nèi)容 第一節(jié)存儲(chǔ)器概述 要點(diǎn)：存儲(chǔ)器的分類，存儲(chǔ)器的分級(jí)結(jié)構(gòu)。 第二節(jié)隨機(jī)讀寫存儲(chǔ)器 要點(diǎn)：SRA睡本存儲(chǔ)元的存儲(chǔ)原理；△ SRA跛片的組成及其邏輯結(jié)構(gòu)；匕。SRAIMJ擴(kuò)展； △OSRAMfCPU勺連接；理解DRAM本存儲(chǔ)元的存儲(chǔ)原理；△ DRAM片的組成及其邏輯結(jié)構(gòu)；△

13、 DRAM：刷新；了解EDRAM片的構(gòu)成及工作原理 ;了解閃存的工作原理及其特點(diǎn)。 第三節(jié)只讀存儲(chǔ)器和閃速存儲(chǔ)器 要點(diǎn)：了解只讀存儲(chǔ)器的工作原理；了解閃存的工作原理及其特點(diǎn)。 第四節(jié)高速存儲(chǔ)器 要點(diǎn)：了解高速存儲(chǔ)器的特點(diǎn)；了解雙端口存儲(chǔ)器的原理；了解多模塊交叉存儲(chǔ)器；相聯(lián)存儲(chǔ)器。 第五節(jié)Cache存儲(chǔ)器 要點(diǎn)：了解Cach由勺功能；△。掌握主存Cached勺地址映射：全相聯(lián)方式、組相聯(lián)方式和直接相聯(lián)方式。 *閃存：高性能、低功耗、高可靠性以及移動(dòng)性 +1 譏‘ 9 0^0 編程操作：實(shí)際上是寫操作。所有存儲(chǔ)元的原始狀態(tài)均處“ 1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電

14、壓。編程操作的目的是為存儲(chǔ)元的 浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫成“ 0”狀態(tài)。如果某存儲(chǔ)元仍保持“ 1”狀態(tài)，則控制柵就不加正電壓。如圖 （a）表示編程操作時(shí)存儲(chǔ)元寫0 、寫1的情況。實(shí)際上編程時(shí)只寫0,不寫1,因?yàn)榇鎯?chǔ)元擦除后原始狀態(tài)全為1。要寫0,就是要在控制柵C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的 數(shù)據(jù)可保持100年之久而無需外電源。 讀取操作：控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開啟 MOS體管。如果存儲(chǔ)元原存1,可認(rèn)為浮空柵不帶負(fù)電，控制柵上的 正電壓足以開啟晶體管。如果存儲(chǔ)元原存 0,可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開啟

15、導(dǎo)通。當(dāng) MOS 晶體管開啟導(dǎo)通時(shí)，電源V電供從漏極C?源極S的電流。讀出電路檢測(cè)到有電流，表示存儲(chǔ)元中存 1,若讀出電路檢測(cè)到無電流，表示存儲(chǔ)元中存 0 ,如圖(b)所示。 擦除操作：所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部漠放出去。為此晶體管源極 劭口上正電壓，這與編程操作正好相反，見圖(c)所示。源極S 上的正電壓吸收浮空柵中的電子，從而使全部存儲(chǔ)元變成 1狀態(tài)。 *cache：設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期 T=200ns,數(shù)據(jù)總線寬度為64位，總線 傳送周期=50ns。若連續(xù)讀出4個(gè)字，問順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是

16、多少 ？ 解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 m=價(jià)字的信息總量都是： q=64bx 4=256b 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是： t2=mT=4X 200ns=800ns=8X 10-7s t1=T+(m- 1)=200ns+350ns=350ns=35X 10-7s 順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是： W2=q/t2=256b+ (8 乂 10-7)s=320Mb/s W1=q/t1=256b+ (35 義 10-7)s=730Mb/s *CPUl行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取

17、周期為50ns,主存存取周期為250ns,求 cache/主存系統(tǒng)的效率和平均訪問時(shí)間。 解： h=Nc/ (Nc+Nm =1900/(1900+100)=0.95 r=tm/tc=250ns/50ns=5 e=1/(r+(1-r)h)=1/(5+(1- 5) 乂 0.95=83.3% ta=tc/e=50ns/0.833=60ns 公式 N, + N,” % =乃仁+ ( 1 —為"小 ； 產(chǎn)十 (1 —尸)Z? 小/乙 命111 ■■率 (/■iiwl1譬,主 存*系第光由J 平均S ㈣ 訪阿效率 < -iM-iit'1 j 內(nèi)羊『中j iS 座比 *存儲(chǔ)

18、器：已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為 26位，若使用256Kx 16位的DRA跛片組成該機(jī)所允許的最大主存空間，并選用模 塊板結(jié)構(gòu)形式，問： (1)每個(gè)模塊板為1024KX 64位,共需幾個(gè)模塊板？ (2)個(gè)模塊板內(nèi)共有多少DRA跛片？ (3)主存共需多少DRAM片？ CPlft:何選擇各模塊板？ 226 64 J^64 26 64個(gè)模塊 (1)2 *64 220 * 64 -10 8 16 ⑵ 210* 28*16 每個(gè)模塊要16個(gè)DRA跛片 (3)64*16 = 1024 塊 由高位地址選模塊 *用16Kx 8位的DRAM片組成64Kx 32位存儲(chǔ)器，要求

19、： (1)畫出該存儲(chǔ)器的組成邏輯框圖。 (2)設(shè)存儲(chǔ)器讀/寫周期為0.5仙S, CP血1^S內(nèi)至少要訪問一次。試問采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間問隔是多少？對(duì)全部存儲(chǔ) 單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？ 解：(1)根據(jù)題意，存儲(chǔ)總?cè)萘繛?4KB故地址總線需16位?，F(xiàn)使用16K*8位DRAM片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址 串聯(lián)相結(jié)合的方法來組成整個(gè)存儲(chǔ)器，其組成邏輯圖如圖所示，其中使用一片 2: 4譯碼器。 (2)根據(jù)已知條件，CPUE 1us內(nèi)至少訪存一次，而整個(gè)存儲(chǔ)器的平均讀/寫周期為0.5us,如果采用集中刷新，有64us的死時(shí)間，

20、肯定不行如果 采用分散刷新，則每1us只能訪存一次，也不行所以采用異步式刷新方式。假定 16K*1位的DRA陳片用128*128矩陣存儲(chǔ)元構(gòu)成，刷新時(shí)只對(duì)128行進(jìn) 行異步方式刷新，則刷新間隔為2ms/128 = 15.6us ,可取刷新信號(hào)周期15us。刷新一遍所用時(shí)間=15usX 128= 1.92ms 二i 4 1用碼 Ai5'J 第4章指令系統(tǒng) 一、復(fù)習(xí)目標(biāo) 1 . 了解計(jì)算機(jī)指令系統(tǒng)的發(fā)展與性能要求。 2 .理解計(jì)算機(jī)指令格式的構(gòu)成形式，并能夠根據(jù)要求設(shè)計(jì)計(jì)算機(jī)指令格式。 3 ,熟練掌握計(jì)算機(jī)指令和數(shù)據(jù)的各種尋址方式。 4, 了解堆棧尋址方式的原理。 5

21、, 了解幾種典型指令的功能。 二、復(fù)習(xí)內(nèi)容 第一節(jié)指令系統(tǒng)的發(fā)展和性能要求 要點(diǎn)：了解計(jì)算機(jī)指令系統(tǒng)的相關(guān)概念，了解計(jì)算機(jī)對(duì)指令系統(tǒng)與性能要求。 第二節(jié)指令格式 要點(diǎn)：理解指令格式的構(gòu)成以及各部分的含義；△指令地址碼的擴(kuò)展；△。指令格式設(shè)計(jì)。 第三節(jié)指令和數(shù)據(jù)的尋址方式 要點(diǎn)：△指令的尋址方式；△數(shù)據(jù)的尋址方式。 第四節(jié)堆棧尋址方式 要點(diǎn)：串聯(lián)堆棧的構(gòu)成和操作方法；存儲(chǔ)器堆棧的構(gòu)成和操作方法。 第五節(jié)典型指令 要點(diǎn)：指令的分類和各種類型的功能。 某計(jì)算機(jī)字長(zhǎng)16位，主存容量為64K?,采用單字長(zhǎng)單地址指令，共有40條指令，試采用直接、立即、變址、相對(duì)四種尋址方式設(shè)計(jì)指令

22、格式。 解：40條指令需占用操作碼字段（OP 6位，這樣指令余下長(zhǎng)度為10位。為了覆蓋主存640行的地 址空間，設(shè)尋址模式（X） 2位，形式地址（D） 8位，其指令格式如下： 10 ? 8 7 C [OP i X \ I. 尋址模式定義如下： X= 0 0直接尋址 有效地址E=D （直接尋址為256個(gè)存儲(chǔ)單元） X= 0 1立即尋址D字段為操作數(shù) X= 1 0 變址尋址 有效地址E= （RX） +D （可尋址64Kt存儲(chǔ)單元） X= 1 1相對(duì)尋址 有效地址E= （P。+D （可尋址64Kt存儲(chǔ)單元） 其中RX^J變址寄存器（16位），PE程序計(jì)數(shù)器（16位），在變址和相對(duì)尋

23、址時(shí)，位移量 摭正可負(fù)。 例如：一種二地址RF?, R例指令結(jié)構(gòu)如下所示： 6 位 4 位 4 位 1 位 2 位 16 位 OP 源寄存器 目標(biāo)寄存器 I x 偏移量D 其中源寄存器，目標(biāo)寄存器都是通用寄存器，I為間接尋址標(biāo)志位，x為尋址模式字段，D為偏移量字段，通過I , x, D的組合，可構(gòu)成R例尋址 方式的有效地址E。請(qǐng)?jiān)诒碇刑畛?種尋址方式相應(yīng)有效地址E的表達(dá)式。 尋址方式 I x 啟效地址E算法 說明 直接尋址 0 00 ? 相對(duì)尋址 0 01 ? PE程序計(jì)數(shù)器 變址尋址 0 10 ? Rx?變址寄存器 寄存器間接尋

24、址 1 11 ? R 為通用寄存器 間接尋址 1 00 ? 基址尋址 0 11 ? R叨基址寄存器 請(qǐng)?jiān)诒碇刑畛?種尋址方式相應(yīng)有效地址E的表達(dá)式 某微機(jī)的指令格式如下所示： 例如 15 10 9 8 7 0 OP X D 其中D是位移量，X是尋址特征位，具體定義如下： X=00為直接尋址，01為基地址尋址，10為相對(duì)尋址，11為變址尋址。 設(shè)(PC)=1234H, (X1)=0037H (基址),(X2)=1122H (變址),請(qǐng)確定下列指令的有效地址: (1) 4020H : (2) 2204H : (3) 1320H: (4)

25、 3525H: (5) 6721H: 第5章中央處理器 一、復(fù)習(xí)目標(biāo) 1 . 了解CPU的功能和組成，理解并熟練掌握 CPU中各種寄存器的功能 2 .理解指令周期的基本概念。 3 .理解時(shí)序信號(hào)的體制、時(shí)序信號(hào)、機(jī)器周期、指令周期的形成過程。 4 .理解微程序控制思想，了解微程序控制器的構(gòu)成和各部分的功能。 5 .熟練掌握微程序設(shè)計(jì)技術(shù)，掌握微指令格式的形成過程。 6 , 了解硬布線控制器的工作原理。 7 .理解CPU的流水工作原理。 8 . 了解精簡(jiǎn)指令系統(tǒng)和復(fù)雜指令系統(tǒng)各自的特點(diǎn)。 二、復(fù)習(xí)內(nèi)容 第一節(jié)CPU的功能和組成 要點(diǎn)：CPU的功能和組成；掌握CPU種的

26、各種寄存器的功能。 第二節(jié)指令周期 要點(diǎn)：指令周期的含義；指令周期的形成。 第三節(jié)時(shí)序產(chǎn)生器和控制方式 要點(diǎn)：時(shí)序信號(hào)的作用和體制；。時(shí)序信號(hào)產(chǎn)生器的構(gòu)成和工作原理；。機(jī)器周期和指令周期的形成。 第四節(jié)微程序控制器 要點(diǎn)：△理解微程序控制器的原理；△理解微指令和微程序含義。 第五節(jié)微程序設(shè)計(jì)技術(shù) 要點(diǎn)：△。掌握微指令的格式；△。熟練掌握微指令的幾種編碼方式；△。掌握微程序的形成。 第六節(jié)硬布線控制器 要點(diǎn)：了解硬布線控制的基本思想。 第七節(jié)流水CPU 要點(diǎn)：理解流水計(jì)算機(jī)系統(tǒng)組成；了解流水線中存才的主要問題：資源相關(guān)，數(shù)據(jù)相關(guān)，控制相關(guān)。 第八節(jié)RISC CPU

27、要點(diǎn)：了解RISC CPU和CISC CPU各自的特點(diǎn)。 * 微指令：直接表示法特點(diǎn)： 這種方法結(jié)構(gòu)簡(jiǎn)單，并行性強(qiáng)，操作速度快，但是微指令字太 長(zhǎng)，若微命令的總數(shù)為Nt,則微指令字的操作控制字段就要有 N立 。另外，在Nt微命令中，有許多是互斥的，不允許并行操作，將它 們安排在一條微指令中是毫無意義的，只會(huì)使信息的利用率下降。 * 編碼表示法特點(diǎn)：可以避免互斥，使指令字大大縮短，但增加 了譯碼電路，使微程序的執(zhí)行速度減慢 * 編碼注意幾點(diǎn)：字段編碼法中操作控制字段并非是任意的， 必須要遵循如下的原則： ①把互斥性的微命令分在同一段內(nèi)，兼容性的微命令分在不同 段內(nèi)。這樣不僅有助于提

28、高信息的利用率，縮短微指令字長(zhǎng)，而且有助于充分利用硬件所具有的并行性，加 快執(zhí)行的速度。 ②應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。 ③每個(gè)小段中包含的信息位不能太多，否則將增加譯碼線路的復(fù)雜性和譯碼時(shí)間。 ④一般每個(gè)小段還要留出一個(gè)狀態(tài)，表示本字段不發(fā)出任何微命令。因此當(dāng)某字段的長(zhǎng)度為三位時(shí)，最多只能表示七個(gè)互斥的微命令，通常用 000表示不操作。 * 水平型微指令和垂直型微指令的比較 (1)水平型微指令并行操作能力強(qiáng)，效率高，靈活性強(qiáng)，垂直型微指令則較差。 (2)水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。 (3)由水平型微指令解釋指令的微程序，有微指令字較長(zhǎng)而微程序短的特點(diǎn)。

29、垂直型微指令則相反。 ⑷水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對(duì)來說，比較容易掌握。 *微地址寄存器有6位(^A5- pA0),當(dāng)需要修改其內(nèi)容時(shí)，可通過某一位觸發(fā)器的強(qiáng)置端 SW其置“ 1”?，F(xiàn)有三種情況： ⑴ 執(zhí)行“取指”微指令后，微程序按IR的O*段(IR3-IR0)進(jìn)行16路分支； (2)執(zhí)行條件轉(zhuǎn)移指令微程序時(shí)，按進(jìn)位標(biāo)志 C的狀態(tài)進(jìn)行2路分支； ⑶ 執(zhí)行控制臺(tái)指令微程序時(shí)，按IR4, IR5的狀態(tài)進(jìn)行4路分支。 請(qǐng)按多路轉(zhuǎn)移方法設(shè)計(jì)微地址轉(zhuǎn)移邏輯。 答：按所給設(shè)計(jì)條件，微程序有三種判別測(cè)試，分別為 P1, P2, P3o由于修改以A5- pA0內(nèi)容

30、具有很大靈活性，現(xiàn)分配如下: ⑴ 用P1和IR3-IR0修改仙A3仙A0; （2）用P牙DC修改a A0; ⑶用P琳口舊5, IR4修改a A5, a A4 另外還要考慮時(shí)間因素T4（假設(shè)CP的期最后一個(gè)節(jié)拍脈沖），故轉(zhuǎn)移邏輯表達(dá)式如下： pA5=P3? IR5 - T4 pA4=P3? IR4 ? T4 ^A3=P1- IR3 ? T4 ^A2=P1- IR2 ? T4 ^A1=P1- IR1 ? T4 ^A0=P1- IR0 - T4+P2- C- T4 由于從觸發(fā)器強(qiáng)置端修改，故前5個(gè)表達(dá)式可用“與非”門實(shí)現(xiàn)，最后一個(gè)用“與或非”門實(shí)現(xiàn)。 *某機(jī)有8條微指令I(lǐng)1-

31、I8 ,每條微指令所包含的微命令控制信號(hào)如下表所示。 懂命令信號(hào) ?指令 11 f* e t/ r / Jt A i j V 7 7 7 7 L ; ; y a/ Md - ? 1 V- b v1 h y y 7 I ? _ ____ ■ ( _ U h 7 J 7 7 7 k LI 1 一 | K a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段為 8位，請(qǐng)安排微指 令的控制字段格式。 四個(gè)微

32、命 解：經(jīng)分析，（d, i, j ）和（e,f, h ）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的 a, b, c, g 令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下： * * * * a b c g 01d 01e 10 i 10f 11j 11 h *流水線（IF Instruction Fetch 取指 ID Instruction Decode 指令譯碼 EX Execution 執(zhí)行 WB結(jié)果寫回） *今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成各步操作的時(shí)間依次為 100ns,10

33、0ns,80ns,50ns (2)若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時(shí)間進(jìn)行。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？ (1)流水線的操作周期應(yīng)按各步操作的最大時(shí)間來考慮，即流水線時(shí)鐘周期性 max。100ns (2)遇到數(shù)據(jù)相關(guān)時(shí)，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲 2個(gè)時(shí)鐘周期。 (3)如果在硬件設(shè)計(jì)上加以改進(jìn)，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓。 第6章總線系統(tǒng) 一、學(xué)習(xí)目標(biāo) 1 .正確理解總線的基本概念，了解總線的連接方式和內(nèi)部結(jié)構(gòu)。 2 .正確理解總線接口的功能。 3

34、 .掌握總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式。 4 .了解ISA, EISA, VESA PCI總線的功能和特性。 二、學(xué)習(xí)內(nèi)容 第一節(jié)總線的概念和結(jié)構(gòu)形態(tài) 要點(diǎn)：理解總線的功能和分類；△了解總線的幾種連接方式；了解總線的內(nèi)部結(jié)構(gòu)。 第二節(jié)總線接口 要點(diǎn)：理解總線接口功能。 第三節(jié)總線的仲裁、定時(shí)和數(shù)據(jù)傳送模式 要點(diǎn)：。掌握總線的仲裁方式及其實(shí)現(xiàn)；了解總線的定時(shí)方式以及各自的特點(diǎn)。 第四節(jié)PCI總線 要點(diǎn)：了解PCI總現(xiàn)在計(jì)算機(jī)中的作用以及特點(diǎn)。 總線定義：總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部 件之

35、間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作。 總線分類：內(nèi)部總線：CPUJ部連接各寄存器及運(yùn)算器部件之間的總線。 系統(tǒng)總線：CPU口計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。 I/O總線：CP莊口中低速I/O設(shè)備相互連接的總線。 總線特性： 物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀、引腳排列方式等） 。功能特性：每根線的功能。電氣特性：每根線上 信號(hào)的傳遞方向及有效電平范圍。時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。 總線帶寬：總線帶寬定義為總線本身所能達(dá)到的最高傳輸速率，它是衡量總線性能的重要指標(biāo)。 cpu北橋pci南橋isa 之間相互連通 通過橋

36、CPU、線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。 多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速 總線。 整個(gè)總線分為：數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡(jiǎn)單總線相似，但一般是 32條地址線，32或64條數(shù)據(jù)線。為了減少 布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復(fù)用方式。仲裁總線：包括總線請(qǐng)求線和總線授權(quán)線。中斷和同步總線：用于處理帶優(yōu)先級(jí) 的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。公用線：包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷

37、電的時(shí)序信號(hào)線等。 接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。 總線的傳輸過程：串行傳送：使用一條傳輸線，采用脈沖傳送。主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，不管傳送 的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。缺點(diǎn)就是速度慢。并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時(shí)傳送： 總線復(fù)用或是共享總線的部件分時(shí)使用總線 *總線的信息傳送過程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回 總線數(shù)據(jù)傳送模式：讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。塊傳送操作：只需給出塊的起始地 址，然后對(duì)固定塊長(zhǎng)度的

38、數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于 CPU（主方）存儲(chǔ)器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，具塊長(zhǎng)一般固定為 稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成 AN或O曝作，用以檢測(cè)多個(gè)中斷源。 數(shù)據(jù)線寬度（存儲(chǔ)器字長(zhǎng)）的4倍。寫 次（表示同一地址），或進(jìn)行先寫后讀 操作，或進(jìn)行先讀后寫操作。廣播、廣 集操作：一般而言，數(shù)據(jù)傳送只在一個(gè) 主方和一個(gè)從方之間進(jìn)行。但有的總線 允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫操作， 這種操作稱為廣播。與廣播相反的操作 歡迎下載 SOin 調(diào)也” n 后讀、讀修改寫操作：這是兩種組合操作。只給出地址一 BE 已品接IM 貨布機(jī)止 17 菊花鏈方式優(yōu)

39、先級(jí)判決邏輯電路圖 獨(dú)立請(qǐng)求方式優(yōu)先級(jí)判別邏輯電路圖 *橋：在PCI總線體系結(jié)構(gòu)中有三種橋。其中HOST又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相 互通信。橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣 的一份地址表。 橋本身的結(jié)構(gòu)可以十分簡(jiǎn)單，如只有信號(hào)緩沖能力和信號(hào)電平轉(zhuǎn)換邏輯，也可以相當(dāng)復(fù)雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。 * (1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為 33MHz總線帶寬是多少 ?

40、 (2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz總線帶寬是多少？ 解：(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用 D8示，根據(jù)定義可得 Dr=D/T=DX (1/T) =DXf=4BX33X 106/s=132MB/s (2) 64位=8B Dr=DX f=8B X66X 106/s=528MB/s *總線的一次信息傳送過程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出讀數(shù)據(jù)的同步時(shí)序圖。 總線的一次信息傳送其程，且致U為：請(qǐng)求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。 總線時(shí)鐘一■一I— —— —— —— 啟動(dòng)

41、信號(hào) 讀命令 地址線 數(shù)據(jù)線 認(rèn)可 20. 70*8 = 560MHz/s *總線仲裁：按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。 集中式仲裁有三種：鏈?zhǔn)讲樵兎绞剑弘x中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。優(yōu)點(diǎn)：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)：是對(duì)詢問鏈的電路故障很敏感，優(yōu)先級(jí)固定。計(jì)數(shù)器定時(shí)查詢方式：總 線上的任一設(shè)備要求使用總線時(shí)，通過 B哦發(fā)出總線請(qǐng)求。中央仲裁器接到請(qǐng)求信號(hào)以后，在 B就為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通 過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口

42、都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備地址相一致時(shí)，該設(shè)備 置 “1” BS 線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。 每次計(jì)數(shù)可以從“ 0”開始，也可以從中止點(diǎn)開發(fā)始。如果從“ 0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)? 查詢法相同，優(yōu)先級(jí)的順序是固定的。如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)級(jí)相等?？煞奖愕母淖儍?yōu)先級(jí)。獨(dú)立請(qǐng)求方式：每一個(gè)共享總 線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGio當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)。總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一 定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給設(shè)備以授權(quán)信號(hào) BGio獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是響應(yīng)時(shí)

43、間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少 ,用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對(duì)優(yōu)先次序的控制相當(dāng)靈活。它可以預(yù)先固定，例如 BR優(yōu)先級(jí)最高，BR飲之???BRr*低；也可以通 過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求。因此當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式。 優(yōu)點(diǎn)是響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少。對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的。 分布式仲裁：不需要中央仲裁器，而是多個(gè)仲裁器競(jìng)爭(zhēng)使用總線。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè) 仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它

44、的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁 號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。 *總線仲裁某CP樂用集中式仲裁方式，使用獨(dú)立請(qǐng)求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。 每一對(duì)請(qǐng)求線BRi和授權(quán)線BGi組成一對(duì)菊花鏈 查詢電路。每一根請(qǐng)求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過 BRi線向仲裁器發(fā)出請(qǐng)求，對(duì)應(yīng)的BGi線則串行查詢每 個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線控制權(quán)。請(qǐng)分析說明圖 6.14所示的總線仲裁時(shí)序圖。 解：從時(shí)序圖看出，該總線采用異步定時(shí)協(xié)議。 當(dāng)某個(gè)設(shè)備請(qǐng)求使用總線時(shí)，在該設(shè)備所屬的請(qǐng)求線上發(fā)出申請(qǐng)信號(hào) BRi

45、 （1）o 1 CPI?優(yōu)先原則同意后給出授權(quán)信號(hào)BGi作為回答（2）。 總也用泰* R 刁 BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答 SAC信號(hào)證實(shí)已收到BGi信號(hào)（3）。 、⑵/ . CPU?到SAC信號(hào)后下降BG^為回答（4）。 f 在總線“忙”標(biāo)志BBSM “0”情況該設(shè)備上升BBSY表示該設(shè)備獲得了 翳卜 ： 卜? 總線控制權(quán)，成為控制總線的主設(shè)備（5）0 匕. ： ? - 在設(shè)備用完總線后，下降BBSYPSACK（6） .._ .一 ._ ,一 訃_ _ 釋放總線。 人 A 人 人 人 人 在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等

46、U U U LJ U L1 待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSYt號(hào)后（7）,新的主設(shè)備才能上升BBSY '固 ’口 B ,獲得總線控制權(quán)。 V V V V V V *分布式仲裁示意圖 比姆.二L—匚>1_￡> 歡迎下載 19 他過魯 (1)所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào) C曲反后打到仲裁總線ABt,以實(shí)現(xiàn)“線或”邏輯。A豉低電平時(shí)表示至少有一個(gè)主設(shè)備的 CNi為1, A豉高電平時(shí)表示所有主設(shè)備的CNi為0。 (2)競(jìng)爭(zhēng)時(shí)CNWABS位比較，從最高位(b7)至最低位(b0)以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者 Wi+1位為1。當(dāng)CN i=1 ,或CNi=0

47、 且ABi為高電平時(shí)，才使Wi位為1。若Wi=CM,將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上 A豉。 (3)競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于 W立輸入的作用，各設(shè)備在其內(nèi)部的CNI上保留其競(jìng)爭(zhēng)號(hào)并不破壞A瞰上的信息。 (4)由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過程反復(fù)(自動(dòng))進(jìn)行，才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也 能參與競(jìng)爭(zhēng)。 *總線周期類型 PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。 PCI支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問，也支持某些主設(shè)備的廣播讀寫。 存儲(chǔ)器讀/寫總線周期 存儲(chǔ)器寫和使無效周期 特殊周期 配置讀/寫周期

48、 *PCI總線周期的操作過程有如下特點(diǎn)： (1)采用同步時(shí)序協(xié)議 ?？偩€時(shí)鐘周期以上跳沿開始，半個(gè)周期高電平，半個(gè)周期低電平?？偩€上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘 信號(hào)的下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。 (2)總線周期由被授權(quán)的主方啟動(dòng) ,以幀F(xiàn)RAME#信號(hào)變?yōu)橛行碇甘疽粋€(gè)總線周期的開始。 (3) 一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成 。在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE 峨上給出總線命令以指明總線周期 類型。 (4)地址期為一個(gè)總線時(shí)鐘周期 ，一個(gè)數(shù)據(jù)期在沒有等待狀態(tài)下也是 一個(gè)時(shí)鐘周期。 一次數(shù)據(jù)傳送是在掛鉤信號(hào)IRDY #和TR

49、DY#都 有效情況下完成，任一信號(hào)無效(在時(shí)鐘上跳沿被對(duì)方采樣到) ，都將加入等待狀態(tài)。 (5)總線周期長(zhǎng)度由主方確定 。在總線周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開始前撤除。即以 FRAME#無效后，IRDY # 也變?yōu)闊o效的時(shí)刻表明一個(gè)總線周期結(jié)束。由此可見， PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個(gè)特例。 并且PCI具有無限制的猝發(fā)能力，猝發(fā)長(zhǎng)度由主方確定，沒有對(duì)猝發(fā)長(zhǎng)度加以固定限制。 (6)主方啟動(dòng)一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn) 。即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上ADJI后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以 DEVSEL

50、#信號(hào)有效予以響應(yīng)。否則，主設(shè)備中止總線周期。 (7)主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)。目標(biāo)方采樣到 FRAME#信號(hào)已變?yōu)闊o效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。目標(biāo) 方傳輸速度跟不上主方速度，可用TRDY阮效通知主方加入等待狀態(tài)時(shí)鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進(jìn)行傳輸時(shí)，以 STOP信號(hào)有效通知主方中止 總線周期。 二、實(shí)驗(yàn)一、二、三屬于考試內(nèi)容，考實(shí)驗(yàn)原理，電路圖及接線，實(shí)驗(yàn)過程，實(shí)驗(yàn)結(jié)果： 1,實(shí)驗(yàn)一運(yùn)算器部件（ALU實(shí)驗(yàn)： 2,實(shí)驗(yàn)二存儲(chǔ)器部件實(shí)驗(yàn)（1）: 3,實(shí)驗(yàn)三 輸入輸出系統(tǒng)實(shí)驗(yàn)（數(shù)據(jù)輸入輸出實(shí)驗(yàn)）： 三、第1-6章課后簡(jiǎn)單的、中等難度的習(xí)題屬于考試內(nèi)容。 四、教材中1-6章講過的的所有概念、例題屬于考試內(nèi)容。 五、考試題型見試題庫1-5套試卷，13計(jì)81、82試卷。 六、交到老師處的作業(yè)和實(shí)驗(yàn)必須在考試前： 1,考試前交送已經(jīng)布置的5次作業(yè),2,考試前交送實(shí)驗(yàn)一，實(shí)驗(yàn)二，實(shí)驗(yàn)三的實(shí)驗(yàn)報(bào)告