【西安交通大學】【數(shù)字邏輯實驗】【實驗報告】【參考樣本】

《【西安交通大學】【數(shù)字邏輯實驗】【實驗報告】【參考樣本】》由會員分享，可在線閱讀，更多相關(guān)《【西安交通大學】【數(shù)字邏輯實驗】【實驗報告】【參考樣本】（13頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、 實驗報告的格式 封面內(nèi)容： 標題： 數(shù)字邏輯電路專題實驗報告 副標題： —— （設計項目的名稱） 班級: 姓名： 學號: 同組成員：(姓名) 日期： 聯(lián)系電話： 報告的內(nèi)容： 1. 實驗目的 2. 實驗項目名稱與實現(xiàn)的功能目標 3. 詳細的系統(tǒng)設計方案：系統(tǒng)模塊圖、狀態(tài)圖、狀態(tài)表、ASM圖等； 4. 各功能模塊說明：子模塊電路原理圖、狀態(tài)圖、狀態(tài)表、ASM圖等； 各邏輯圖、表達式、或HDL代碼的分析及其相關(guān)說明等； 輸入、輸出信號的時間圖（時序圖）；

2、 6. 測試結(jié)果的分析： 模擬仿真時各種輸入、輸出信號的時間圖（時序圖）； 實驗的測試結(jié)果的討論：包括實驗中間結(jié)果、仿真的最終結(jié)果的分析，是否達到預期的目標與效果；遇到的問題及解決的方法。 7. 實驗總結(jié)：對設計實現(xiàn)的項目進行評價，總結(jié)經(jīng)驗，尤其是對項目的進一步完善提出意見。 9. 參考書或文獻目錄 參考報告樣本： 數(shù)字邏輯電路專題實驗報告 ——多功能數(shù)字鐘設計 班級： 計算機 71 姓名： 王 三 學號： 070552** 同組者： 孫一波

3、 日期：2009年6月30日 聯(lián)系電話： 82670039 目 錄 一．實驗目的 3 二．設計項目實現(xiàn)的目標 4 三．項目設計概要 4 1. 項目整體設計概述： 4 2. 項目設計特點： 4 3. 個人任務說明： 4 四．系統(tǒng)設計方案 5 1. 系統(tǒng)功能模塊示意圖： 5 2. 功能模塊說明： 5 總控電路 5 電子鐘計時電路： 8 秒表計時電路： 8 電子鐘、秒表顯示電路： 8 五．測試結(jié)果及分析 9 1. 模擬仿真測試方案： 9 2. 分頻器模擬仿真測試波形圖： 9 3. 總控模塊模擬仿真測試電路圖： 11 4. 總控模塊模擬仿真測

4、試波形圖： 11 六．項目總結(jié) 12 七．結(jié)束語 12 八．參考書 13 一．實驗目的 數(shù)字邏輯電路專題實驗是對“數(shù)字邏輯”課程內(nèi)容的全面、系統(tǒng)的總結(jié)、鞏固和提高的一項課程實踐活動。根據(jù)數(shù)字邏輯的特點，選擇相應的題目，在老師的指導下，由學生獨立完成。目的是通過實驗使學生掌握數(shù)字邏輯電路設計的基本方法和技巧，正確運用MaxPlusⅡ軟件及實驗室多功能學習機硬件平臺，完成所選題目的設計任務，并掌握數(shù)字邏輯電路測試的基本方法，訓練學生的動手能力和思維方法。通過實驗，一方面提高運用數(shù)字邏輯電路解決實際問題的能力，另一方面使學生更深入的理解所學知識，為以后的計算

5、機硬件課程的學習奠定良好的基礎。 二．設計項目實現(xiàn)的目標 設計實現(xiàn)一個數(shù)字式多功能電子表（內(nèi)含數(shù)字電子鐘、數(shù)字秒表）。其中電子鐘采用24小時計時（具有整點報時功能），數(shù)字秒表計時范圍0min0.00s～99min59.99s，電子鐘與秒表的顯示均由LED七段數(shù)碼管顯示。系統(tǒng)可以在電子鐘和秒表之間進行顯示切換，秒表和電子鐘兩個模塊相互獨立，運行時互不干擾，僅接受總控電路的控制。 三．項目設計概要 1. 項目整體設計概述： 整個電子表分為三個主功能模塊：總控電路、電子鐘計時電路和秒表計時電路。為電子鐘和秒表工作產(chǎn)生時鐘信號的分頻器（可輸出秒表時鐘信號100Hz，電子鐘時鐘信號1Hz，電子

6、鐘時間設置時鐘信號10Hz）包含在總控電路中。電子鐘和秒表模塊中分別包括兩者的時間計時和顯示功能電路?？偪啬K負責控制整個系統(tǒng)的運行：系統(tǒng)的啟動/關(guān)閉、分頻器的清零（僅在啟動時使用1次）以及產(chǎn)生各種控制信號（電子鐘與秒表顯示間的切換、電子鐘時/分的設置、秒表啟動/停止/清零）。 2. 項目設計特點： 我們在項目設計過程中采用模塊化設計思想，事先制定了模塊間的接口方案，使得整個系統(tǒng)的組合變得十分靈活。由于我們在設計時為電子鐘和秒表模塊中都加入了顯示電路，總控模塊可分別與之連接組成一個分系統(tǒng)，便于調(diào)試。在最終整合時，我們也只需要將兩個模塊中的顯示電路合二為一即可。 3. 個人任務說明：

7、 我在本次實驗中主要任務是：項目整體設計思路制定及功能模塊劃分、模塊間接口的制定以及系統(tǒng)總控模塊的設計與調(diào)試工作。另外，電子鐘和秒表的顯示電路也由我設計實現(xiàn)。 四．系統(tǒng)設計方案 1. 系統(tǒng)功能模塊示意圖： 總控電路 （內(nèi)含分頻器） 電子鐘計時及顯示電路 秒表計時及顯示電路 時鐘輸入(1000Hz) 控制開關(guān)輸入(實驗板) 實驗板LED7段數(shù)碼管 蜂鳴器 2. 功能模塊說明： 總控電路 模塊功能： 輸入：實驗板時鐘（頻率1000Hz），實驗板控制開關(guān)（共使用6個）； 輸出：秒表時鐘CLK_Secend（頻率100Hz），電子鐘時鐘CLK_Clock_S、CL

8、K_Clock_M、CLK_Clock_H（分別對應秒、分、時，頻率1Hz），電子鐘時間設置用時鐘（頻率10Hz），秒表啟動/停止信號Start_Secend，秒表清零信號CLR_Secend，顯示切換信號（OUT_Swap）及顯示選擇編碼信號（為3位二進制數(shù)CBA）。 其中，電子鐘時間設置用時鐘的時設置、分設置時鐘分別與電子鐘時鐘CLK_Clock_M、CLK_Clock_H共用一個輸出端，系統(tǒng)根據(jù)控制輸入選擇某一個時鐘信號輸出（此時另一個時鐘信號的輸出處于高阻抗狀態(tài)）。由于實驗板上的6個LED數(shù)碼管共用一個輸入端，并且同一時刻僅有一個數(shù)碼管可用于顯示，因此需要總控電路提供數(shù)碼管的

9、選擇編碼信號。 實驗板控制開關(guān)信號（6位）說明： 1 2 3 4 5 6 SYS_Start SYS_Clear SYS_Swap SYS_EN1 SYS_EN2 Clock_Set 系統(tǒng)啟動（1）/關(guān)閉（0） 分頻器清零信號（高有效），僅在系統(tǒng)初始時使用（上下波動開關(guān)一次即可） 顯示切換信號 （0—時鐘，1—秒表） 在時鐘顯示狀態(tài)下： 00/01：正常運行 10： 分設置狀態(tài) 11： 時設置狀態(tài) 在秒表顯示狀態(tài)下： 00： 停止 01： 啟動秒表 10： 秒表清零 11：

10、 無效碼 時間設置開始（1）/停止（0） 模塊的設計： （1） 分頻器： 分頻器為一模1000計數(shù)器，由3片十進制計數(shù)器74162級聯(lián)組成，所有74162的時鐘端接同一時鐘信號（頻率為1000Hz系統(tǒng)輸入信號）。第一片74162的使能端ENT和ENP信號與全系統(tǒng)開啟/關(guān)閉控制信號SYS_Start相連接，計數(shù)器的清零信號統(tǒng)一由系統(tǒng)控制信號SYS_Clear提供。在每片74162的進位端（RCO）接一個信號輸出端，分別作為秒表時鐘、電子鐘時鐘和時間設置時鐘信號。 分頻器電路圖如下： 封裝完成的分頻器： （2）譯碼電路： 主體為一個3-8譯碼器。由于74138的輸出位低有

11、效，考慮到設計的需要（高有效信號輸出），對系統(tǒng)原有的74138的電路圖加以修改（將與非門改為與門），定義封裝后的電路符號為138mydef（如圖示）。 （3）數(shù)碼管選擇編碼生成器： 用一片74163構(gòu)建一個模6計數(shù)器。時鐘信號采用分頻器產(chǎn)生的秒表時鐘信號，2個使能端均與全系統(tǒng)開啟/關(guān)閉控制信號SYS_Start相連接。 最終完成的總控模塊電路圖： 封裝完成的總控模塊圖： 電子鐘計時電路： 本模塊由同組成員王一波完成。 秒表計時電路： 本模塊由同組成員王一波完成。 電子鐘、秒表顯示電路： 功能： 輸入：電子鐘/秒表時間輸出、總控電路顯示選擇編碼C

12、BA、顯示切換信號OUT_Swap。 輸出：LED數(shù)碼管顯示信號（ABCDEFG），數(shù)碼管選擇信號（編號為123456，任一時刻僅有一位有效）。 受實驗平臺硬件限制，實驗板上6個LED數(shù)碼管公用輸入端，而且每次只有一個LED數(shù)碼管可用于顯示。因此電子鐘/秒表必須共輸出端。為使各路輸出不相互影響，我們決定采用三態(tài)緩沖門電路進行輸出控制，使任一時刻僅有一路輸出送至LED數(shù)碼管輸入端?？紤]到需要在6個數(shù)碼管間選擇一個用于顯示相應的一位時間值，采用對顯示選擇編碼CBA進行譯碼選擇LED數(shù)碼管及對應的時間值輸出。 電路設計： （1）三態(tài)緩沖門： 設計時我們發(fā)現(xiàn)設計軟件中并沒有提供我們所需要的4

13、位三態(tài)緩沖門74125/74126，于是我們根據(jù)8總線三態(tài)緩沖門74541的設計，自行定制了4總線三態(tài)緩沖門74125mydef。完成封裝的74125mydef如下： （2）顯示電路： 說明：此電路為電子鐘/秒表模塊的一部分，圖中未接輸入端的連線在模塊中將與電子鐘/秒表的計時輸出端相連。電路的測試也并入其所在模塊。 五．測試結(jié)果及分析 1. 模擬仿真測試方案： 將總控模塊中的分頻器和分頻器以外的部分分別進行波形仿真測試。在對電路中除分頻器以外的部分進行測試時，需要對原先的電路圖稍作修改：將分頻器、分頻器清零信號輸入端及有關(guān)連線刪除，然后添加3個時鐘信號輸入端（按輸入信號頻率由

14、高到低分為CLK_IN1、CLK_IN2、CLK_IN3，分別對應秒表時鐘、時間設置用時鐘、電子鐘時鐘），并將相應連線正確連接。 2. 分頻器模擬仿真測試波形圖： 圖1： 圖2： 圖3： 對圖3的一點說明：圖中的CLK_IN時鐘信號因縮放倍率的問題，無法顯示出正常狀態(tài)下的時鐘波形。 從以上3幅圖中可以看出：分頻器中由CLK_IN到CLK_Secend、由CLK_Set到CLK_Set和由CLK_Set到CLK_Clock均遵循滿10進1的原則，因此我們認為分頻器的工作是正確的。 3. 總控模塊模擬仿真測試電路圖： 4. 總控模塊模擬仿真測試波形圖： 圖

15、1： 圖2： 說明：圖中的黑色粗線表示輸出為高阻抗。 分析時我們令X=SYS_Swap，Y=SYS_EN1，Z=SYS_EN2。 系統(tǒng)處于電子鐘顯示狀態(tài)（即X=0）時，可以看到當YZ=00或01時，時、分、秒輸出端的時鐘信號完全相同；當YZ=10且CLOCK_SET=1時，僅在“分”輸出端有時鐘信號；當YZ=11且CLOCK_SET=1時，僅在“時”輸出端有時鐘信號。 系統(tǒng)處于秒表顯示狀態(tài)（即X=1）時，可以看到秒表時鐘輸出端CLK_Secend波形與輸入CLK_IN3完全相同，符合設計要求；當YZ=01時，秒表啟動信號Start_Secend有效（對應波形圖中的值為1）；當

16、YZ=10時，秒表清零信號CLR_Secend有效。 綜合以上分析，我們認為整個總控模塊工作正常，符合預期設計目標。 六．項目總結(jié) 整個模塊的設計實現(xiàn)難度不大，項目的設計過程也比較順利，并完成了預期的設計任務。畢竟我們只是學過一些比較基礎的數(shù)字邏輯理論知識，能力有限，雖然整個模塊經(jīng)過精心設計和調(diào)試，其中仍難免存在一些不足之處。例如：分頻器的工作受外接時鐘信號（由實驗板上的5G555振蕩器提供）的影響較大，工作輸出頻率不是很穩(wěn)定。 實驗中我原先的設想是實現(xiàn)生活中人們經(jīng)常使用的電子表的部分功能，但實驗板上僅提供有邏輯開關(guān)，沒有按鈕，因此這里設計的總控電路使用了多達5個控制信號輸入端，整體控

17、制也顯得比較麻煩。如果有按鈕的話，預計只需要3個控制輸入端即可滿足需要。 七．結(jié)束語 數(shù)字邏輯專題實驗對我們進一步理解所學理論知識、深化對數(shù)字邏輯電路的認識有著不可替代的重要作用。計算機本身就屬于工科專業(yè)，要求學生具備較高的動手實踐操作能力，不能僅僅局限于課本知識的學習。數(shù)字邏輯專題實驗與數(shù)字邏輯課程一脈相承，在我們剛學完理論知識后就能得到相應的實踐能力訓練，把所學知識應用到自己的設計題目過程中去，是一個難得的機會。 專題實驗不僅使我對所學知識有了更加深入的理解，也讓我了解了數(shù)字邏輯電路的基本設計過程和調(diào)試方法，并能夠利用MaxPlusⅡ軟件及實驗室提供的多功能學習機硬件平臺完成一些比較簡單的數(shù)字邏輯電路題目的設計任務。同時，對數(shù)字邏輯電路的深入理解也為我以后的計算機硬件課程的學習奠定了良好的基礎。另一方面，實驗增強了我的團隊合作意識和能力，這對我今后的發(fā)展大有裨益。 對專題實驗課程的一點想法：在實驗題目設計開始前，希望指導老師能向?qū)W生推薦一些對學生完成實驗設計有所幫助的的參考書籍。學生懂的多了，也就敢于向一些難度較高的題目提出挑戰(zhàn)。個人覺得這樣可能會更好一點。 八．參考書