《存儲(chǔ)器技術(shù)》PPT課件.ppt

《《存儲(chǔ)器技術(shù)》PPT課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《存儲(chǔ)器技術(shù)》PPT課件.ppt（59頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、存儲(chǔ)器 技術(shù) 第 5章 5.1 內(nèi)存儲(chǔ)器概述 5.1.1 內(nèi)存儲(chǔ)器的基本結(jié)構(gòu) 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序 和數(shù)據(jù)。 構(gòu)成存儲(chǔ)器的存儲(chǔ)介質(zhì)，目前主要采用半導(dǎo)體器件 和磁性材料。存儲(chǔ)器中最小的存儲(chǔ)單位就是一個(gè)雙 穩(wěn)態(tài)半導(dǎo)體電路或一個(gè) CMOS晶體管或磁性材料的 存儲(chǔ)元 ，它可存儲(chǔ)一個(gè)二進(jìn)制代碼。由若干個(gè)存儲(chǔ) 元組成一個(gè) 存儲(chǔ)單元 ，然后再由許多存儲(chǔ)單元組成 一個(gè) 存儲(chǔ)器 。 5.1.1 內(nèi)存儲(chǔ)器的基本結(jié)構(gòu) 5.1 內(nèi)存儲(chǔ)器概述 5.1.2 內(nèi)存儲(chǔ)器的數(shù)據(jù)組織 字節(jié)地址、字地址、大端（ Big Endian） 和小端（ Little Endian）存儲(chǔ)方式 、字對(duì) 齊和字不對(duì)齊。

2、例如， 32位存儲(chǔ)字 12345678H存放在內(nèi)存 地址為 0004中，如圖 5-2所示。 5.1 內(nèi)存儲(chǔ)器概述 5.1 內(nèi)存儲(chǔ)器概述 5.1.3 內(nèi)存儲(chǔ)器的主要技術(shù)指標(biāo) 存儲(chǔ)容量 ：指存儲(chǔ)器可以容納的二進(jìn)制信息量 ， 以存儲(chǔ)器中存儲(chǔ)地址寄存器 MAR的編址數(shù)與存儲(chǔ) 字位數(shù)的乘積表示 。 一般一個(gè)半導(dǎo)體芯片有 M位 地址線 ， N位數(shù)據(jù)線 ， 則該半導(dǎo)體芯片的存儲(chǔ)容量 為 2M N位 。 5.1 內(nèi)存儲(chǔ)器概述 5.1.3 內(nèi)存儲(chǔ)器的主要技術(shù)指標(biāo) 存 取 速度 ： “ 存取時(shí)間 ” （ Access Time） TA： 從啟動(dòng)一 次存儲(chǔ)器操作 ， 到完成該操作所經(jīng)歷的時(shí)間； “ 存儲(chǔ)周期 ” （

3、 Memory Cycle） TMC： 連續(xù)啟 動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間的最小時(shí)間間隔 。 通常存儲(chǔ)周期 TMC略大于存取時(shí)間 TA。 5.1 內(nèi)存儲(chǔ)器概述 5.1.3 內(nèi)存儲(chǔ)器的主要技術(shù)指標(biāo) 存儲(chǔ)器帶寬 ：指單位時(shí)間里存儲(chǔ)器存取的 信息量 。 通常以位 /秒或字節(jié) /秒作為度量單 位 。 存儲(chǔ)器帶寬是衡量存儲(chǔ)器數(shù)據(jù)傳輸速 率的重要技術(shù)指標(biāo) 。 可靠性 ：用平均故障間隔時(shí)間 M T B F （ Mean Time Between Failures） 來(lái)衡量 。 MTBF越長(zhǎng) ， 可靠性越高 。 內(nèi)存儲(chǔ)器常采 用糾錯(cuò)碼技術(shù)來(lái)延長(zhǎng) MTBF以提高可靠性 。 5.1 內(nèi)存儲(chǔ)器概述 5.1.4 內(nèi)存

4、儲(chǔ)器的分類 按存儲(chǔ)方式可分為 隨機(jī)讀寫(xiě)存儲(chǔ)器 RAM和 只讀存 儲(chǔ)器 ROM。 RAM可分為 靜態(tài) RAM（ SRAM） 和 動(dòng)態(tài) RAM （ DRAM） 兩種 。 ROM有 掩膜 ROM（ Masked ROM） 、 PROM （ Programmable ROM） 、 EPROM（ Erasable P r o g r a m m a b l e R O M ） 、 E E P R O M （ Electrically Erasable Programmable ROM） 和 閃速存儲(chǔ)器 （ Flash Memory） 等幾種 。 5.1 內(nèi)存儲(chǔ)器概述 5.2 RAM芯片的結(jié)構(gòu)、工作原理及

5、典型產(chǎn)品 5.2.1 RAM基本存儲(chǔ)元電路 基本存儲(chǔ)元 ：基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和 核心，它用來(lái)存儲(chǔ)一位二進(jìn)制信息 0或 1。 （ SRAM存儲(chǔ)元的電路圖 ） （ DRAM存儲(chǔ)元的電路圖 ） 5.2隨機(jī)存取存儲(chǔ)器（ RAM） 一、靜態(tài)隨機(jī)存取存儲(chǔ)器 （一）靜態(tài)的基本存儲(chǔ)電路 靜態(tài)的基本存儲(chǔ)電路， 是由個(gè)管組成 的觸發(fā)器 .如圖 5.5所示： 單管動(dòng)態(tài)基本存儲(chǔ)電路 單管動(dòng)態(tài)基本存儲(chǔ)電路如圖 5.9所示，它 1管和 寄生電容 Cs組成。 5.2.2 RAM芯片的內(nèi)部結(jié)構(gòu) 5.2 RAM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 2K 8位的靜態(tài) RAM芯片 A0A10 地址輸入 I/O1I/O8 數(shù)據(jù)輸

6、入 /輸出 CE 片選信號(hào) OE 三態(tài)輸出允許信號(hào) WE 讀寫(xiě)控制： =0寫(xiě)， =1讀 VCC 電源 GND 地線 Vcc 20 19 18 17 16 15 14 13 22 21 1 2 3 4 5 6 7 8 9 10 6116 GND 24 23 CE A8 A9 A7 A6 A5 I/O1 A4 A3 A0 A1 A2 I/O2 I/O3 I/O 5 I/O4 I/O7 I/O6 I/O8 A10 OE WE 11 12 5.2.3 RAM芯片實(shí)例 SRAM存儲(chǔ)器芯片 Intel6116 5.2 RAM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 64K 1位的動(dòng)態(tài) RAM芯片 存取時(shí)間為 150

7、ns/200ns(-15,-20） 低功耗，最大 275mW 每 2ms需刷新一次，每次 512單元 A0A7 地址輸入 RAS 行地址選通信號(hào) CAS 列地址選通信號(hào) WE 讀寫(xiě)信號(hào)： =0寫(xiě)； =1讀 Vcc 16 15 14 13 1 2 3 4 5 6 7 8 12 11 2164 A6 A7 N/C DIN A5 A4 A3 A0 A1 A2 RAS WE 10 9 CAS VSS DOUT 5.2.3 RAM芯片實(shí)例 DRAM存儲(chǔ)芯片 Intel2164 5.2 RAM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 5.3.1 ROM基本存儲(chǔ)元電路 掩模 ROM 可編程只讀存儲(chǔ)器 PROM（ Pr

8、ogrammable ROM） 可擦除的 EPROM（ Erasable PROM ） 電 可擦除的 E2PROM（ Electrically Erasable PROM ） 5.3 ROM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 5.3.2 ROM芯片的內(nèi)部結(jié)構(gòu) 5.3 ROM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 4K 8位的 EPROM芯片 A0A11 地址輸入 O0O7 數(shù)據(jù)輸入 /輸出 CE 片選信號(hào) OE/VPP 輸出允許 /編程高電壓 OE/VPP Vcc 20 19 18 17 16 15 14 13 22 21 1 2 3 4 5 6 7 8 9 10 2732 GND 24 23 CE A8

9、 A9 A7 A6 A5 O0 A4 A3 A0 A1 A2 O1 O2 O5 O 4 O7 O6 O3 A10 11 12 A11 5.3.3 ROM芯片實(shí)例 Intel 2732 5.3 ROM芯片的結(jié)構(gòu)、工作原理及典型產(chǎn)品 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.1 存儲(chǔ)器的擴(kuò)展 位擴(kuò)展法 ： 位擴(kuò)展是指增加存儲(chǔ)字長(zhǎng)（ 示例 ：由 2片 2114（ 1K 4位）芯片組成 1K 8位的存儲(chǔ)器 ） 字?jǐn)U展法 ：字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量（ 示例 ： 由 2片 1K 8位的存儲(chǔ)芯片組成 2K 8位的存儲(chǔ)器 ） 字位同時(shí)擴(kuò)展法 ：字位 同時(shí) 擴(kuò)展是指 既 增加存儲(chǔ)器字 的數(shù)量，又增加存儲(chǔ)字

10、長(zhǎng)（ 示例 ：由 16片 1K 1位 的存儲(chǔ)芯片組成 2K 8位的存儲(chǔ)器 ） 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接 數(shù)據(jù)線 的連接 ： 芯片內(nèi)有雙向三態(tài)緩沖器 ， 芯片數(shù)據(jù)線直接和系 統(tǒng)數(shù)據(jù)總線相應(yīng)數(shù)據(jù)位掛接 。 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接 地址線 的連接： 片內(nèi)地址： 芯片內(nèi)的存儲(chǔ)單元尋址， 低位部分是 片內(nèi)地址，直接和存儲(chǔ)芯片的地址端相連 。 片選地址： 對(duì)各個(gè)存儲(chǔ)芯片進(jìn)行選擇的地址， 高 位部分是片選地址，經(jīng)譯碼器產(chǎn)生芯片選擇信號(hào) 和各個(gè)芯片的片選

11、端相連 。 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 芯片的數(shù)據(jù)線、地址線和控制線與系統(tǒng)總線的連接 控制線 的連接： M/IO RD WR MEMR MEMW 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 74LS138譯碼器 V cc16 15 14 13 1 2 3 4 5 6 7 8 12 11 74L S 138 A B G ND G 1 10 9 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0 Y 7 G 2b C G 2a 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 片選控制方法

12、 線選法 ：地址中的高位部分不經(jīng)譯碼，直接用 它們分別作各個(gè)芯片的片選信號(hào)。 例：用 Intel 6116形成 8KB的存儲(chǔ)器 地址不連續(xù) 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 片選控制方法 部分譯碼法 ：對(duì)高位地址的一部分進(jìn)行譯碼產(chǎn) 生片選信號(hào)。 例： 16K EPROM 2732的一種部分譯碼電路方案 地址連續(xù)但不唯一，有地址重疊現(xiàn)象 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 8位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 片選控制方法 全譯碼法 ：所有高位地址參與譯碼產(chǎn)生片選信號(hào)。 例：由 4片 2732和 4片 6116組成的一種全譯碼電路 地址連續(xù)且唯一 5.

13、4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 設(shè)有若干片 256K 8位的 SRAM芯片，問(wèn)： (1) 采用字?jǐn)U展方法構(gòu)成 1024KB的存儲(chǔ)器需要多少片 SRAM芯片？ (2) 該存儲(chǔ)器需要多少位地址線？片內(nèi)地址線和片選地址線各多少位？ (3) 畫(huà)出該存儲(chǔ)器與 8088CPU連接的結(jié)構(gòu)圖。 解： (1) 該存儲(chǔ)器需要 1024K/256K = 4片 SRAM芯片； (2) 220=1024K，需要 20條地址線。 每片為一組， 22=4，需 2位片選地址， 218=256K，需 18位 片內(nèi)地址。 (3) 該存儲(chǔ)器與 8088CPU連接的結(jié)構(gòu)圖如下。 A B G1 Y6 Y5 Y4 Y3 Y2 Y1 Y0

14、 Y7 G2b C VCC A19 GND IO/M 138 G2a A18 256K 8 OE CS WE A A17 D D7 256K 8 OE CS WE A A17 D D7 256K 8 OE CS WE A A17 D D7 256K 8 OE CS WE A A17 D D7 RD WE A A17 D D7 5.4.2 16位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 偶存儲(chǔ)體 ： A0=0 A1A19尋址 512K偶地址 BHE =1 奇 存儲(chǔ)體 ： A0=1 A1A19尋址 512K奇地址 BHE =0 A0A19 8086 BHE D8D15 D0D7 地址 鎖存 A1A19 偶存 儲(chǔ)體

15、A0 奇存 儲(chǔ)體 BHE 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 16位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 8086的存儲(chǔ)器訪問(wèn)操作 字節(jié) 訪問(wèn)： 例： MOV AL, 20H A0=0， BHE=1 偶存儲(chǔ)體片選有效 A19A0=20H尋址偶存儲(chǔ)體 經(jīng)數(shù)據(jù)線 D0D7送數(shù)據(jù)到 AL 偶存 儲(chǔ)體 奇存 儲(chǔ)體 A0 BHE D15D8 D7D0 A19A1 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 16位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 8086的存儲(chǔ)器訪問(wèn)操作 字節(jié) 訪問(wèn)： 例： MOV AL, 21H A0=1， BHE=0 奇存儲(chǔ)體片選有效 A1A19=10H尋址奇存儲(chǔ)體 經(jīng)數(shù)據(jù)線 D8D15送數(shù)

16、據(jù)到 AL 偶存 儲(chǔ)體 奇存 儲(chǔ)體 A0 BHE D8D15 D0D7 A1A19 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 16位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 8086的存儲(chǔ)器訪問(wèn)操作 字 訪問(wèn)： 例： MOV AX, 20H A0=0， BHE=0 奇偶存儲(chǔ)體片選均有效 A1A19=10H尋址奇偶存儲(chǔ)體 經(jīng)數(shù)據(jù)線 D0D15送數(shù)據(jù)到 AX 偶存 儲(chǔ)體 奇存 儲(chǔ)體 A0 BHE D8D15 D0D7 A1A19 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) 5.4.2 16位微機(jī)系統(tǒng)中的存儲(chǔ)器接口 8086的存儲(chǔ)器訪問(wèn)操作 字 訪問(wèn)： 例： MOV AX, 21H 分兩個(gè)總線周期完成： A0=1， B

17、HE=0 A1A19=10H尋址奇存儲(chǔ)體 A0=0， BHE=1（ CPU使能地址 +1） A1A19=10H尋址偶存儲(chǔ)體 偶存 儲(chǔ)體 奇存 儲(chǔ)體 A0 BHE D8D15 D0D7 A1A19 5.4 半導(dǎo)體存儲(chǔ)器接口的基本技術(shù) Thanks！ 5.2， 5.5， 5.7， 5.9， 5.13 課后 作業(yè) 行地址選擇 列地址選擇 位線 A 位線 A 寫(xiě)放大器 讀放大器 寫(xiě)放大器 輸出 DOUT 寫(xiě)入 DIN 寫(xiě)選擇 讀選擇 VCC T1 T2 T4 T3 T 5 T6 T7 T8 讀選擇線 寫(xiě)選擇線 寫(xiě)數(shù)據(jù)線 讀數(shù)據(jù)線 預(yù)充電信 號(hào) VDD T1 T2 T3 T4 CG C S T 數(shù)據(jù)線

18、字線 三管 MOS動(dòng)態(tài) RAM 基本單元電路 單管 MOS動(dòng)態(tài) RAM 基本單元電路 熔絲 基片 源極 - - - - - - - - 漏極 電極導(dǎo)體 浮置柵 二氧化硅 EPROM 晶體管導(dǎo)通狀態(tài) +25V 0V 擊穿電流 - - - - - - - - - - - - - - - - - - - - - - + + + + + 基片 源極 - - - - - - - 漏極 電極導(dǎo)體 控制柵極 二氧化硅 2114 2114 . . . . . A 0 A9 . . . . . . . D0 D7 CS WE 1K 8位 1K 8位 . . . . . A 0 A9 . . CS0 WE 1 A

19、10 CS1 . . . . . D 0 D7 . . D0 D7 I/O I/O I/O I/O I/O I/O I/O I/O 1024 1 WE CS A0 A9 I/O I/O I/O I/O I/O I/O I/O I/O 1024 1 WE CS A0 A9 A10 M/IO RD WR A0 A10 D0D 7 D0D 7 A12 A11 A13 A14 8086 A0 A10 A0 A10 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 A0 A10 A0 A10 D0D 7 D0D 7 D0D 7 D0D 7 1

20、 2 3 4 M/IO RD WR A0 A10 D0D 7 D0D 7 A12 A11 A13 A14 8086 A0 A10 A0 A10 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 A0 A10 A0 A10 D0D 7 D0D 7 D0D 7 D0D 7 1 2 3 4 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 7 0 0 0 H 7 7 F

21、F H 1 M/IO RD WR A0 A10 D0D 7 D0D 7 A12 A11 A13 A14 8086 A0 A10 A0 A10 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 A0 A10 A0 A10 D0D 7 D0D 7 D0D 7 D0D 7 1 2 3 4 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 6 8 0 0 H 6 F F F

22、 H 2 M/IO RD WR A0 A10 D0D 7 D0D 7 A12 A11 A13 A14 8086 A0 A10 A0 A10 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 A0 A10 A0 A10 D0D 7 D0D 7 D0D 7 D0D 7 1 2 3 4 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 5 8 0 0 H 5 F F F

23、H 3 M/IO RD WR A0 A10 D0D 7 D0D 7 A12 A11 A13 A14 8086 A0 A10 A0 A10 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 CS WE OE 6116 A0 A10 A0 A10 D0D 7 D0D 7 D0D 7 D0D 7 1 2 3 4 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 3 8 0 0 H 3 F F F H

24、 4 在采用部分譯 碼的存儲(chǔ)器中 ， 存儲(chǔ)地址通常 取未用高位地 址的值為全 0， 這樣確定的地 址叫 基本地址 。 A15 A16 A14 A13 A12 IO/M A B G1 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 G2b G2a C 138 RD A A11 D D7 CS OE 2732 CS OE 2732 CS OE 2732 CS OE 2732 4 3 2 1 1 地址范圍 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

25、1 1 1 0 0 0 0 0 10 0 0 0 H 10 F F FH 1 0 0 0 0 1 C B A A15 A16 A14 A13 A12 IO/M A B G1 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 G2b G2a C 138 RD A A11 D D7 CS OE 2732 CS OE 2732 CS OE 2732 CS OE 2732 4 3 2 1 2 地址范圍 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1

26、1 0 0 0 1 0 11 0 0 0 H 11 F F FH 1 0 0 0 1 1 C B A A15 A16 A14 A13 A12 IO/M A B G1 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 G2b G2a C 138 RD A A11 D D7 CS OE 2732 CS OE 2732 CS OE 2732 CS OE 2732 4 3 2 1 3 地址范圍 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0

27、0 1 0 0 12 0 0 0 H 12 F F FH 1 0 0 1 0 1 C B A A15 A16 A14 A13 A12 IO/M A B G1 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 G2b G2a C 138 RD A A11 D D7 CS OE 2732 CS OE 2732 CS OE 2732 CS OE 2732 4 3 2 1 4 地址范圍 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A16 A15 A14 A13 A12 A11 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1

28、1 0 13 0 0 0 H 13 F F FH 1 0 0 1 1 1 C B A A11 A16 A17 A18 A19 CS OE 2732 CS OE 2732 OE 2732 CS OE 2732 CS 6116 OE WE CS 6116 OE WE CS 6116 OE WE CS 6116 OE WE 2 3 4 1 2 3 4 RD A A11 D D7 CS 1 A12 WE IO/M A B G2b G2a C A14 A13 G1 138 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y7 A15 試分析各芯片的地址范圍，并說(shuō)明地址是否唯一？ 例 ： 設(shè)有 4K 4位 SR

29、AM芯片及 8K 8EPROM芯片 ， 欲與 8088CPU組 成 16K 8 的存儲(chǔ) 器 ， 請(qǐng)問(wèn)需用此 SRAM及 EPROM 多少片 ？ 它們的片內(nèi)地址線及片選地址線 分別是幾 根 ？ 若該 16K 8存儲(chǔ) 器地址 空間連續(xù) ， 且 末 地址為 FFFFFH， 請(qǐng) 分別 畫(huà)出 SRAM、 EPROM與 8088CPU的連線 ， 并寫(xiě)出各芯片的地址域 。 SRAM片內(nèi)地址線 ： 212=4K，地址線為 A0A11 用 138譯碼器 ， 片內(nèi)地址應(yīng)為 A0A11，所有高位作片選地址。 組數(shù)為 16K 4K=4組 ， 每組片數(shù) 8 4=2片 ，共 4 2 8片。 SRAM芯片的地址域： 第 1

30、組 : FC000HFCFFFH SRAM地址 : 第 2組 : FD000HFDFFFH 第 3 組 : FE000HFEFFFH 第 4組 : FF000HFFFFFH EPROM片內(nèi)地址線 ： 213=8K，地址線為 A0A12 用 138譯碼器 ， 片內(nèi)地址應(yīng)為 A0A12，所有高位作片選地址。 組數(shù)為 16K 8K=2組，每組片數(shù) 8 8=1片 ，共 2 1 2片 EPROM芯片的地址域： 例 ： 設(shè)有 4K 4位 SRAM芯片及 8K 8EPROM芯片 ， 欲與 8088CPU組 成 16K 8 的存儲(chǔ) 器 ， 請(qǐng)問(wèn)需用此 SRAM及 EPROM 多少片 ？ 它們的片內(nèi)地址線及片選

31、地址線 分別是幾 根 ？ 若該 16K 8存儲(chǔ) 器地址 空間連續(xù) ， 且 末 地址為 FFFFFH， 請(qǐng) 分別 畫(huà)出 SRAM、 EPROM與 8088CPU的連線 ， 并寫(xiě)出各芯片的地址域 。 第 1組 ： FC000HFDFFFH ROM地址 : 第 2組 ： FE000HFFFFFH RD D D7 CS 4 OE WE CS 3 OE WE CS 2 OE WE CS 1 OE WE A A11 WE A12 A B G1 G2b G2a C A14 A13 A15 A16 A17 A18 A19 138 IO/M Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 SRAM連接圖 0 0

32、 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 FC000 H Y 4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 FCFFFH 第 1片 4K A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A19A18 A17A16 A15 A14 A13 A12 C B A 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 FD000 H Y 5 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 FDFFFH 第 2片 4K 0 0 0 0 0 0 0 0

33、0 0 0 0 1 1 1 1 1 1 1 0 FE000 H Y 6 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 FEFFFH 第 3片 4K 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 FF000 H Y 7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFFH 第 4片 4K 第 1組 : FC000HFCFFFH SRAM地址 : 第 2組 : FD000HFDFFFH 第 3 組 : FE000HFEFFFH 第 4組 : FF000HFFFFFH RD D D7 CS 2

34、 OE CS 1 OE A A12 A13 A B G1 G2b G2a C A15 A14 A16 A17 A18 A19 138 IO/M Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y0 EPROM連接圖 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 FC000 H Y 6 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 FDFFFH 第 1片 8K A11A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 A19A18 A17A16 A15 A14 A13 A12 C B A 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 FE000 H Y 7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 FFFFFH 第 2片 8K 第 1組 : FC000HFDFFFH ROM地址 : 第 2組 :FE000HFFFFFH