《計算機組成原理課件第章.ppt》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理課件第章.ppt（49頁珍藏版）》請在裝配圖網(wǎng)上搜索。
1、計算機組成原理,主講教師：何霖,第七章,總 線 系 統(tǒng),總線技術(shù)是計算機系統(tǒng)的一個重要技術(shù)。有的學者稱PC就是由CPU、總線系統(tǒng)、操作系統(tǒng)三部分組成，雖然語言描述過于簡練，但足以看出總線技術(shù)在計算機領(lǐng)域中的地位。 本章著重介紹總線系統(tǒng)的基本概念及其分類、結(jié)構(gòu)和總線控制邏輯。,一、總線的基本概念,總線是構(gòu)成計算機系統(tǒng)的互連機構(gòu)，是多個系統(tǒng)功能部件之間進行數(shù)據(jù)傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎上進行工作。 總線實際上是由許多傳輸線或通路組成，每條線可傳輸一位二進制代碼，一串二進制代碼可在一段時間內(nèi)傳輸完成。,一個單處理器系統(tǒng)
2、中的總線大致分為三類： 內(nèi)部總線：CPU內(nèi)部連接各寄存器及運算 部件之間的總線。 系統(tǒng)總線：CPU同計算機系統(tǒng)的其它高速 功能部件，如存儲器、通道等 互相連接的總線（雙向數(shù)據(jù)總 線、單向地址總線、控制總線 ）。 I/O總線：中、低速I/O設備之間互相連接 的總線。,1、總線性能參數(shù),1）總線帶寬 亦稱總線傳輸率，用來描述總線傳輸數(shù)據(jù)的快慢。用總線上單位時間（每秒）可傳送數(shù)據(jù)量的多少來表示，常用單位為MB/s。如符合AGP 2規(guī)范的AGP總線帶寬為528 MB/s。 2）總線位寬 總線位寬是指總線一次能傳送二進制數(shù)的數(shù)據(jù)量，單位為bit（位）?？偩€位寬越大，則每次通過總線傳送的數(shù)據(jù)越多，總線帶寬
3、也越大。,3）總線工作時鐘頻率 簡稱總線時鐘，用以描述總線工作速度快慢，用總線上單位時間（每秒）可傳送數(shù)據(jù)的次數(shù)表示，常用單位為MHz?？偩€時鐘頻率越高，單位時間通過總線傳送數(shù)據(jù)的次數(shù)越多，總線帶寬也就越大。 由于計算機中不同設備的速度不同，需要的數(shù)據(jù)量多少也不同，因而通向不同設備的總線時鐘也不盡相同，需要將系統(tǒng)時鐘經(jīng)分頻供給不同的設備和總線使用。,例：對安裝有133MHz外頻PCPU主板構(gòu)成的系統(tǒng)來說，系統(tǒng)時鐘為133MHz，AGP通道工作于66MHz（系統(tǒng)時鐘二分頻）；而PCI總線則工作于33MHz（系統(tǒng)時鐘四分頻）。,4）帶寬、位寬、總線時鐘的關(guān)系 總線帶寬=總線位寬總線時鐘 例： 某總
4、線在一個總線周期中并行傳送4B的數(shù)據(jù)，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則其帶寬為：4B33106/s = 132MB/s。 若一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬為： 8B66106/s = 528MB/s。,例： 符合AGP 2規(guī)范的AGP總線，總線時鐘為66MHz，位寬為32位，采用雙脈沖沿數(shù)據(jù)傳輸技術(shù)，每時鐘周期可傳輸兩次數(shù)據(jù)，其帶寬為：266MHz32bit8=528MB/s,2、總線的特性 從物理角度看，總線就是一組電導線，許多導線直接印制在電路板上，延伸到各個部件。如下圖示：,為了保證系統(tǒng)正確有效的工作，必須規(guī)定其
5、相關(guān)特性。,1）、物理特性 物理特性是指總線的物理連接方式，如總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等等。它確保物理上的可靠連接。 2）、電氣特性 電氣特性定義每一根線上信號的傳遞方向及有效電平范圍。確保電氣上正確連接。有輸入信號（送入CPU的信號）、輸出信號（從CPU發(fā)出的信號）之分?？偩€的電平符合TTL電平的定義。,3）、功能特性 功能特性描述總線中每一根線的功能。確保正確地連接各不同部件。 如地址總線指出地址號，其寬度指明了總線能夠直接訪問存儲器的地址空間范圍；數(shù)據(jù)總線傳遞數(shù)據(jù)，其寬度指明了訪問一次存儲器或外設時能夠交換數(shù)據(jù)的位數(shù)；控制總線包括CPU發(fā)出的各種控制命令、請求
6、信號與仲裁信號、外設與CPU的時序同步信號、中斷信號、DMA控制信號等等。 4）、時間特性 時間特性定義了每根線在什么時間有效。只有規(guī)定了總線上各信號的時序關(guān)系，CPU才能正確無誤地使用。,3、總線的標準化 相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上幾乎沒有相同的，但各廠家的相同功能部件卻可以互換使用，其原因就是因為他們都遵守了相同的總線系統(tǒng)的要求總線標準。 所謂總線標準，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個互連的標準界面。這個界面對它兩端的模塊都是透明的。按總線標準設計的接口可視為通用接口。 微型機系統(tǒng)中采用的總線標準有： 、系統(tǒng)總線,ISA（Industrial
7、Standard Architecture）總線：IBM的AT總線，16位，帶寬8MB/s。 EISA（Extended Industrial Standard Architecture）：在ISA基礎上擴充開放的總線標準，主要用于286機，對ISA完全兼容。32位，帶寬33.3MB/s。 MCA（Micro Channel Architecture)：IBM在推出其第一臺80386系統(tǒng)時創(chuàng)建的新型系統(tǒng)總線標準。與ISA完全不兼容。 VESA（Video Electronic Standard Association 視頻電子標準協(xié)會）：局部總線標準VL-BUS，32位，帶寬132MB/s，只
8、適合于486的一種過渡標準。 PCI（Peripheral Component Interconnect 外部設備互連總線）：Intel公司開發(fā)，32位，傳輸速率可達132MB/s；可擴充到64位，264MB/s。,、設備總線 IDE（Integrated Drive Electronics集成驅(qū)動電子設備），是一種在主機處理器和磁盤驅(qū)動器之間廣泛使用的集成總線。硬盤及光盤驅(qū)動器。 SCSI（Small Computer System Interface小型計算機系統(tǒng)接口），各種計算機的系統(tǒng)接口。與IDE相比，能明顯提高I/O速度，容易連接更多設備。但需專用SCSI接口卡，貴。 VESA（Vi
9、deo Electronics Standard Association），是針對MPC要求高速傳送運動圖像的大量數(shù)據(jù)而設計的。由PCI取代。 AGP（Accelerated Graphics Port加速圖形端口），是一種新型視頻接口技術(shù)標準，為傳輸視頻和三維圖形數(shù)據(jù)提供了切實可行的解決方案。32位，66MHz，能以133MHz工作，最高傳輸率高達533Mbps，是PCI的4倍。 USB（Universal Serial Bus通用串行總線），基于通用的連接技術(shù)，可實現(xiàn)外設的簡單快速連接，支持熱插拔，成本低。,二、總線的連接方式,單機系統(tǒng)中，根據(jù)連接方式不同，采用的總線結(jié)構(gòu)有三種基本結(jié)構(gòu)：,
10、1、單總線結(jié)構(gòu) 在計算機中，使用單一的系統(tǒng)總線來連接CPU、主存和I/O設備，叫單總線結(jié)構(gòu)。如圖示：,單總線系統(tǒng)最明顯的特點是當I/O與主存交換信息時，原則上不影響CPU的工作，CPU仍可繼續(xù)處理不訪問主存或I/O的操作，這可提高CPU的工作效率。 但由于所有邏輯部件都掛在同一個總線上，總線只能分時工作，當某一時刻各部件都要占用時，就會出現(xiàn)爭奪現(xiàn)象，因此，總線內(nèi)必須設判優(yōu)機構(gòu)，讓各部件按優(yōu)先級高低占用總線，這會影響整機工作速度；同時，要求連接到總線上的邏輯部件必須高速運行，以便能迅速獲得或放棄總線控制權(quán)，否則，可能導致很大的時間延遲。 單總線系統(tǒng)中，主存與外設采用統(tǒng)一編址。 單總線結(jié)構(gòu)易擴展成
11、多CPU系統(tǒng)，只要在總線上掛接多個CPU即可。,2、雙總線結(jié)構(gòu),該結(jié)構(gòu)在CPU和主存之間專門設置了一組高速存儲總線，使CPU可通過專用總線與存儲器交換信息，并減輕了系統(tǒng)總線的負擔；同時主存仍可通過系統(tǒng)總線與外設之間實現(xiàn)DMA操作，而不必經(jīng)過CPU。此結(jié)構(gòu)簡單易擴充。,3、三總線結(jié)構(gòu),它是在雙總線系統(tǒng)的基礎上增加I/O總線形成的。其中系統(tǒng)總線是CPU、主存與通道（IOP）之間進行數(shù)據(jù)傳送的公共通路；I/O總線是多個外部設備與通道之間進行數(shù)據(jù)傳送的公共通路。通道方式進一步提高了CPU的效率。,三、總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響,在計算機系統(tǒng)中，總線結(jié)構(gòu)對系統(tǒng)的性能有很大影響。下面從三個方面來討論這
12、種影響。,最大存儲容量：總線結(jié)構(gòu)對最大存儲容量也會產(chǎn)生一定影響。在單總線系統(tǒng)中，由于某些地址必須用于外圍設備，最大存儲容量必須小于由計算機字長所決定的可能的地址總數(shù)。在雙總線系統(tǒng)中，對主存和外設進行存取的判斷是利用各自的指令操作碼。主存地址和外設地址出現(xiàn)于不同的總線上，所以存儲容量不會受到外設的影響。,指令系統(tǒng)：在單總線系統(tǒng)中，訪問主存和I/O傳送可使用相同的操作碼或者說使用相同的指令，但它們使用不同的地址。在雙總線系統(tǒng)中，訪存操作和I/O操作各有不同的指令，由操作碼規(guī)定是使用存儲總線還是使用系統(tǒng)總線。 吞吐量：計算機系統(tǒng)的吞吐量是指流入、處理和流出系統(tǒng)的信息的速率。在三總線系統(tǒng)中，由于將CP
13、U的一部分功能下放給通道，由通道對外設統(tǒng)一管理并實現(xiàn)外設與主存之間的數(shù)據(jù)傳送，因而系統(tǒng)的吞吐能力比單總線系統(tǒng)強得多。,四、總線的內(nèi)部結(jié)構(gòu),早期總線的內(nèi)部結(jié)構(gòu)實際上是處理器芯片引腳的延伸，是處理器與I/O設備適配器的通道，總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差；并且CPU是總線上的唯一主控者，不能滿足多CPU環(huán)境的要求。,當代流行的總線內(nèi)部結(jié)構(gòu)由一些標準總線組成，追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標準，并滿足包括多個CPU在內(nèi)的主控者環(huán)境需求。如圖示：,此結(jié)構(gòu)中，CPU和它的私有的Cache一起作為一個模塊與總線相連。系統(tǒng)中允許有多個這樣的處理器模塊。而總線控制器完成幾個總線請求者之間的協(xié)調(diào)與仲裁
14、。 整個總線分成如下四個部分：,數(shù)據(jù)傳送總線：一般是32條地址線，32或64條數(shù)據(jù)線及控制線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線和地址線采用多路復用方式。 仲裁總線：包括總線請求線和總線授權(quán)線。 中斷和同步線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。 共用線：包括時鐘信號線、電源線、地線、系統(tǒng)復位線以及加電或斷電的時序信號線等。,五、總線結(jié)構(gòu)實例,大多數(shù)計算機采用了分層次的多總線結(jié)構(gòu)。在這種結(jié)構(gòu)中，速度差異較大的設備模塊使用不同速度的總線，而速度相近的設備模塊使用同一類總線。這不僅解決了總線負載過重的問題，而且使總線實際簡單，并能充分發(fā)揮每類總線的效能。 Pentium計
15、算機的總線結(jié)構(gòu)就是一個三層次的多總線結(jié)構(gòu)，即有CPU總線、PCI總線和ISA總線。如圖是其主板的總線結(jié)構(gòu)框圖：,CPU總線：也稱CPU-存儲器總線，是一個64位數(shù)據(jù)線和32位地址線的同步總線?？偩€時鐘頻率為66.6MHz（或60MHz）。此總線可連接4128MB的主存，主存擴充容量是以內(nèi)存條形式插入主板有關(guān)插座來實現(xiàn)的。它還接有L2級cache。主存控制器和cache控制器芯片用來管理CPU對主存和cache的存取操作。CPU是這條總線的主控者，但必要時可放棄總線控制權(quán)。,PCI總線：是一個32（或64位）的同步總線，32位（或64位）數(shù)據(jù)/地址線是同一組線，分時復用?？偩€時鐘頻率為33.3M
16、Hz，總線帶寬是132MB/s。PCI總線采用集中式仲裁方式，有專用的PCI總線仲裁器。主板上一般有3個PCI總線擴充槽。PCI總線用于連接高速的I/O設備模塊，如圖形顯示器適配器、硬盤控制器等。它通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接。,ISA總線：用于連接低速I/O設備模塊。主板上一般留有34個ISA總線擴充槽，以便使用各種16位/8位適配器卡。該總線支持7個DMA通道和15級可屏蔽硬件中斷。另外，ISA總線控制邏輯還通過主板上的片級總線與實時鐘/日歷、ROM、鍵盤和鼠標控制器（8042微處理器）等芯片相連接。,此結(jié)構(gòu)中，CPU總線、PCI總線、ISA總線
17、通過兩個“橋”芯片連成整體。橋芯片在此起到了信號速度緩沖、電平轉(zhuǎn)換和控制協(xié)議的轉(zhuǎn)換作用。習慣上將CPU總線PCI總線的稱為北橋，將PCI總線ISA總線的橋成為南橋。 Pentium機總線系統(tǒng)中有一個核心邏輯芯片組，簡稱PCI芯片組，包括主存控制器和cache控制器芯片、北橋芯片和南橋芯片。此芯片組叫Intel 430、440系列。,一、總線的仲裁,連接到總線上的功能模塊有主動和被動兩種形態(tài)（如CPU即可作主方也可作從方；而存儲器只能作從方）。主方可以啟動一個總線周期，而從方只能響應主方的請求。每次總線操作，只能有一個主方占用總線控制權(quán)，但同一時間里可有多個從方。 為了解決多個主設備同時競爭總線
18、控制權(quán)的問題，必須具有總線仲裁部件，按一定的優(yōu)先級順序選擇其中一個主設備作為總線的下一次主方。 按照總線仲裁電路的位置不同，可分為集中式仲裁和分布式仲裁兩種仲裁方式。,1、集中式仲裁 此方式中每個功能模塊有兩條線連到中央仲裁器：一是送往仲裁器的總線請求信號線BR，一是仲裁器送出的總線授權(quán)信號線BG。 1）、鏈式查詢方式 主要特點：總線授權(quán)信號BG串行地從一個I/O接口傳送到下一個I/O接口。若BG到達的接口有總線請求，BG信號便不再往下查詢，這意味著該I/O接口就獲得了總線控制權(quán)，并建立總線忙BS信號，表示它占用了總線。（如圖示）,顯然，在查詢鏈中離中央仲裁器最近的設備具有最高優(yōu)先級。 優(yōu)點：
19、只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，且易擴充設備。缺點：對查詢鏈的電路故障很敏感；查詢鏈的優(yōu)先級是固定的，如果優(yōu)先級高的設備出現(xiàn)頻繁的請求時，那么優(yōu)先級低的設備可能長期不能使用總線。,2）、計數(shù)器定時查詢方式,總線上的任一設備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號后，在BS線為0的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設備。當?shù)刂肪€上的計數(shù)值與請求總線的設備地址相一致時，該設備置BS為1，獲得了總線使用權(quán)，此時終止計數(shù)查詢。此方式比較靈活。,3）、獨立請求方式 此方式中，每一個共享總線的設備均有一對總線請求線BRi和總線授權(quán)線BGi。當設備要求使用
20、總線時，便發(fā)出該設備的請求信號。中央仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應哪個設備的請求，給設備以授權(quán)信號BGi。 響應時間快，對優(yōu)先次序的控制相當靈活。當代總線標準普遍采用此方式。,2、分布式仲裁 分布式仲裁不需要中央仲裁器，而是將控制邏輯分散在與總線連接的各個部件或設備上。,二、總線的定時,總線在完成一次傳輸周期時，可分為四個階段： 申請分配階段：由需要使用總線的主方提出申請，經(jīng)總線仲裁機構(gòu)決定下一傳輸周期的總線使用權(quán)并授予某一申請者； 尋址階段：取得了總線使用權(quán)的主方，通過總線發(fā)出從模塊的地址及有關(guān)命令，啟動參與本次傳輸?shù)膹哪K； 傳數(shù)階段：主從模塊交換數(shù)據(jù)，數(shù)據(jù)由主方
21、發(fā)出經(jīng)數(shù)據(jù)總線流入從方； 結(jié)束階段：主模塊的有關(guān)信息均從總線上撤除，讓出總線控制權(quán)。 為了同步主從雙方的操作，必須制訂定時協(xié)議：即各事件出現(xiàn)在總線上的時序關(guān)系。,1、同步定時 在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由統(tǒng)一的總線時鐘信號來確定。下圖為一個讀數(shù)據(jù)的同步時序例子。,所有事件都出現(xiàn)在時鐘信號的前沿，大多數(shù)事件只占據(jù)單一時鐘周期。,CPU首先發(fā)出讀命令并將地址放到地址線上，亦可發(fā)出一個啟動信號，指明控制信息和地址信息已出現(xiàn)在總線上。,從方識別地址碼，經(jīng)一個時鐘周期延遲后，將數(shù)據(jù)和認可信息放到總線上，被CPU讀取。,同步定時具有較高的傳輸頻率，適用于總線長度較短、各功能模塊存取時間比較接
22、近的情況。 由于同步總線必須按最慢的模塊來設計公共時鐘，當各模塊存取時間相差很大時，會大大損失總線效率。,2、異步定時 在異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決于前一事件的出現(xiàn)，即建立在應答式或互鎖機制基礎上。它不需要統(tǒng)一的公共時鐘信號，總線周期長度可變。下圖為讀數(shù)據(jù)的異步時序。,CPU發(fā)出讀命令和存儲器地址信號，經(jīng)一段時延，待信號穩(wěn)定后，它啟動主同步MSYN信號，這個信號引發(fā)存儲器以從同步SSYN信號予以響應，并將數(shù)據(jù)放到數(shù)據(jù)線上。,SSYN信號使CPU讀數(shù)據(jù)，然后撤消MSYN信號，MSYN信號的撤消又使SSYN信號撤消，最后地址線、數(shù)據(jù)線上不再有有效信號，于是讀數(shù)據(jù)總線周期結(jié)束。,
23、異步定時可分為三種類型： 不互鎖方式：主模塊發(fā)出請求信號后，不等接到從模塊的回答信號，而是經(jīng)過一段時間，確認從模塊已收到請求信號后，便撤消其請求信號；從設備接到請求信號后，在條件允許時發(fā)出回答信號，并且經(jīng)過一段時間，確認主設備已收到回答信號后，自動撤消回答信號。通信雙方并無互鎖關(guān)系。,半互鎖方式：主模塊發(fā)出請求信號后，待接到從模塊的回答信號后再撤消其請求信號，存在簡單的互鎖關(guān)系；而從模塊發(fā)出回答信號后，不等待主模塊回答，在一段時間后便撤消其回答信號，無互鎖關(guān)系。,全互鎖方式：主模塊發(fā)出請求信號，待從模塊回答后再撤消其請求信號；從模塊發(fā)出回答信號，待主模塊獲知后，再撤消其回答信號。,異步定時的優(yōu)
24、點是總線周期長度可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。但較復雜，成本高。,三、總線數(shù)據(jù)傳送模式 當代的總線標準大都能支持以下四類模式的數(shù)據(jù)傳送：,讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個總線周期發(fā)出命令和從地址，經(jīng)過一定的延時再開始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其它主方完成更緊迫的操作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期。,塊傳送操作：只需給出塊的起始地址，然后對固定長度的數(shù)據(jù)一個接一個地讀出或?qū)懭?。對于CPU（主方）存儲
25、器（從方）而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度（存儲器字長）的4倍。,寫后讀、讀修改寫操作：只給出地址一次，或進行先寫后讀操作（用于校驗目的），或進行先讀后寫操作（用于多道程序系統(tǒng)中對共享存儲資源的保護）。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個操作完成。 廣播、廣集操作：允許一個主方對多個從方進行寫操作廣播；與此相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測多個中斷源。,習題,一、選擇題 1、系統(tǒng)總線中控制線的功能是_。 A 提供主存、I / O接口設備的控制信號響應信號 B 提供數(shù)據(jù)信息 C 提供時序信號 D 提供主存、I /
26、 O接口設備的響應信號 2、在_的微型計算機系統(tǒng)中，外設可和主存貯器單元統(tǒng)一編址 ，因此可以不使用I / O指令。 A 單總線 B 雙總線 C 三總線 D 多總線,3、系統(tǒng)總線地址的功能是_。 A 選擇主存單元地址； B 選擇進行信息傳輸?shù)脑O備； C 選擇外存地址； D 指定主存和I / O設備接口電路的地址； 二、填空題 1、當代流行的標準總線內(nèi)部結(jié)構(gòu)包含_總線、 _總線、 _總線、公用總線。 2、衡量總線性能的重要指標是_，它定義為總線本身所能達到的最高_。,3、微型機算計機的標準總線從16位的_總線，發(fā)展到32位的_總線和_總線，又進一步發(fā)展到64位的PCI總線。 4、總線是構(gòu)成計算機系
27、統(tǒng)的_，是多個_部件之間進行數(shù)據(jù)傳送的 _通道 。 5、為了解決多個_同時競爭總線_，必須具有_部件。 6、總線有_特性，_特性，電氣特性，_特性。 7、當代流行的標準總線追求與_、_、_無關(guān)的開發(fā)標準。 8、總線仲裁部件通過采用._策略或_策略，選擇其中一個主設備作為總線的下一次主方，接管_。,9、總線定時是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂_。通常采用_定時和_定時兩種方式。 三、應用題 1、總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，請畫出讀數(shù)據(jù)的時序圖來說明 。 2、某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ ，求總線帶寬是多少？（2）如果一個總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ，求總線帶寬是多少？ 3、集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖。,完,
計算機組成原理課件第章.ppt
