計(jì)算機(jī)組成原理答案.doc

計(jì)算機(jī)組成原理（本） 模擬題一計(jì)算機(jī)組成原理（本） 模擬題一一 填空題（共20分）1計(jì)算機(jī)軟件一般分為兩大類：一類叫_系統(tǒng)件_，另一類叫_應(yīng)用軟件_。操作系統(tǒng)屬于 系統(tǒng)_軟件_ 類。2主存與cache的地址映射有_全相聯(lián)_、_直接映射_、_組相聯(lián)_三種方式。3 DMA 控制器按其 _內(nèi)部_結(jié)構(gòu)，分為 _選擇_型和 _多路_型兩種。4閃速存儲器能提供高性能、低功耗、高可靠性及_瞬時啟動_能力，為現(xiàn)有的_存儲器_體系結(jié)構(gòu)帶來巨大變化，因此作為_固態(tài)盤_用于便攜式電腦中。5主存儲器的性能指標(biāo)主要是_存儲容量_、_存儲時間_、存儲周期和存儲器帶寬。6漢字的_輸入碼_、_字模碼_、_內(nèi)碼_是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。7RISC指令系統(tǒng)的最大特點(diǎn)是： _指令數(shù)少_； _指令長度固定_; _指令格式和尋址方式_種類少。只有取數(shù) / 存數(shù)指令訪問存儲器。8存儲器和CPU連接時，要完成_DB_的連接；_CB_的連接和_AB_的連接，方能正常工作。9衡量總線性能的重要指標(biāo)是_總線帶寬_，它定義為總線本身所能達(dá)到的最高_(dá)傳輸速度_。PCI總線的帶寬可達(dá)_264MB/S_。10微型機(jī)的標(biāo)準(zhǔn)總線從16位的_ISA_總線，發(fā)展到32位的_EISA_總線和_VISA_總線，又進(jìn)一步發(fā)展到64位的PCI總線。二 選擇題（共30分）1計(jì)算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管怎樣更新，依然保有“存儲程序”的概念，最早提出這種概念的是_B_。A巴貝奇 B馮. 諾依曼 C帕斯卡 D貝爾2算術(shù) / 邏輯運(yùn)算單元74181ALU可完成_C_。A16種算術(shù)運(yùn)算功能B16種邏輯運(yùn)算功能C16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D4位乘法運(yùn)算和除法運(yùn)算功能3若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是_C_。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)4某SRAM芯片，存儲容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_。A64，16 B16，64 C64，8 D16，165存儲單元是指_B_。A存放一個二進(jìn)制信息位的存貯元B存放一個機(jī)器字的所有存貯元集合C存放一個字節(jié)的所有存貯元集合D存放兩個字節(jié)的所有存貯元集合6交叉存貯器實(shí)質(zhì)上是一種_A_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A模塊式，并行，多個 B模塊式串行，多個C整體式，并行，一個 D整體式，串行，多個7變址尋址方式中，操作數(shù)的有效地址等于_C_。A基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址（位移量）C變址寄存器內(nèi)容加上形式地址（位移量）D程序記數(shù)器內(nèi)容加上形式地址（位移量）8描述PCI總線中基本概念不正確的句子是_C_。AHOST 總線不僅連接主存，還可以連接多個CPUBPCI 總線體系中有三種橋，它們都是PCI 設(shè)備C以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按CPU 的需要出現(xiàn)在總線上9中斷向量地址是：_A_。A子程序入口地址 B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D中斷返回地址10某計(jì)算機(jī)字長32位，其存儲容量為2MB，若按半字編址，它的尋址范圍是_D_。A4MB B2MB C2M D1M11當(dāng)采用_B_對設(shè)備進(jìn)行編址情況下，需要專門的I/O指令組。A統(tǒng)一編址法 B單獨(dú)編址法C兩者都是 D兩者都不是12指令周期是指_C_。ACPU從主存取出一條指令的時間BCPU執(zhí)行一條指令的時間CCPU從主存取出一條指令加上執(zhí)行這條指令的時間D時鐘周期時間13發(fā)生中斷請求的條件之一是_AB_。A一條指令執(zhí)行結(jié)束 B一次 I/O 操作結(jié)束C機(jī)器內(nèi)部發(fā)生故障 D一次DMA 操作結(jié)束14同步控制是_C_。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式15為了便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用_B_。A通用寄存器 B堆棧 C存儲器 D外存三 簡答題（共15分）1 說明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。解：計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級、一般機(jī)器級（或稱機(jī)器語言級）、操作系統(tǒng)級、匯編語言級、高級語言級。2 請說明程序查詢方式與中斷方式各自的特點(diǎn)。解：程序查詢方式，數(shù)據(jù)在CPU 和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡單，缺點(diǎn)是CPU 效率低。中斷方式是外圍設(shè)備用來“主動”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU 時間，但硬件結(jié)構(gòu)相對復(fù)雜一些。3 提高存儲器速度可采用哪些措施，請說出至少五種措施。解：1、提高儲存密度；2、提升尋址效率；3、增大接口帶寬；4、增加緩存容量；5、改變讀寫機(jī)制，盡量采用直接存取。四 分析題（共35分）1設(shè)機(jī)器字長32位，定點(diǎn)表示，尾數(shù)31位，數(shù)符1位，問：1）定點(diǎn)原碼整數(shù)表示時，最大正數(shù)是多少？最小負(fù)數(shù)是多少？2）定點(diǎn)原碼小數(shù)表示時，最大正數(shù)是多少？最小負(fù)數(shù)是多少？解：（1）定點(diǎn)原碼整數(shù)表示： 最大正數(shù)： 數(shù)值 = （231 1）10 最大負(fù)數(shù)： 數(shù)值 = -（231 1）10 （2）定點(diǎn)原碼小數(shù)表示： 最大正數(shù)值 = （1 2-31 ）10 最大負(fù)數(shù)值 = -（1 2-31 ）102已知某8位機(jī)的主存采用半導(dǎo)體存儲器，地址碼為18位，采用16K4位的SRAM芯片組成該機(jī)所允許的最大主存空間，并選用模塊條形式，問：1）若每個模塊條為32K8位，共需幾個模塊條？2）每個模塊條內(nèi)有多少片RAM芯片?3）主存共需多少RAM芯片？CPU需使用幾根地址線來選擇各模塊？使用何種譯碼器？解：（1）地址碼為18位，所允許的最大主存空間為218B=512KB，512KB / 32K8位 = 16，共需16個模塊條（2）32K8位 / 16K4位 = 4，每個模塊條內(nèi)有4片RAM芯片（3）164 = 64 主存共需64個RAM芯片 16 = 2n， n = 4 CPU需使用4地址線來選擇各模塊，使用2-4譯碼器。3指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)。解：(1)雙字長二地址指令，用于訪問存儲器。 (2)操作碼字段OP為6位，可以指定64種操作。 (3)一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由變址寄存器和位移量決定） 所以是RS型指令。4CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為4100次，主存完成存取的次數(shù)為160次。已知cache存取周期為30ns，主存存取周期為150ns。求：1）Cache 命中率HH = Nc / (Nc + Nm)2）平均訪問時間Ta。解：（1）：H=4100/（4100+160）=96%（2）：Ta=30*96%+150*4%=34.8ns5某磁盤存儲器的轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄面，每毫米5道，每道記錄信息為12000B,最小磁道直徑為230mm,共有275道.問：1）磁盤存儲器的存儲容量是多少？2）磁盤數(shù)據(jù)傳輸率是多少？1. 解：（1） 每道記錄信息容量 = 12000B每個記錄面信息容量 = 27512000B共有4個記錄面，所以磁盤存儲器總?cè)萘繛?： 4 27512000B = 13200000B（2） 磁盤傳輸率 C = r N r = 3000 / 60 = 50 周 / 秒 N = 12000字節(jié)（信道信息容量） C = r N = 50 12000計(jì)算機(jī)組成原理（本） 模擬題二一 填空題（共20分）1計(jì)算機(jī)的_軟件_是計(jì)算機(jī)_系統(tǒng)_結(jié)構(gòu)的重要組成部分，也是計(jì)算機(jī)不同于一般電子設(shè)備的本質(zhì)所在。2一個定點(diǎn)數(shù)由_符號位_和_數(shù)據(jù)位_兩部分組成。3EDRAM的中文含義是_增強(qiáng)動態(tài)隨機(jī)存取存儲器_，RISC的中文含義是_精簡指令集計(jì)算機(jī)_。4相聯(lián)存儲器不按地址而是按_存儲內(nèi)容_訪問的存儲器，在cache中用來存放_行地址_，在虛擬存儲器中用來存放_分段表、頁表和快表_。5主存儲器容量通常以KB表示，其中K=_210_；硬盤容量通常以GB表示，其中G=_230_。6堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用_先進(jìn)后出_原理。按結(jié)構(gòu)不同，分為寄存器堆棧和存儲器堆棧。7從操作數(shù)的物理位置來說，可將指令歸結(jié)為三種類型：存儲器-存儲器型，_R-S_，_S-S_。8由于存儲器芯片的容量有限，所以往往需要在_字長位數(shù)_和_字存儲容量_兩方面進(jìn)行擴(kuò)充才能滿足實(shí)際需求。9奔騰CPU中L2級cache的內(nèi)容是_主存_的子集，而_L1級cache_內(nèi)容又是L2級cache的子集。10磁表面存儲器主要技術(shù)指標(biāo)有存儲密度，存儲容量，平均存取時間，和數(shù)據(jù)傳輸率。二 選擇題（共30分）1帶有處理器的設(shè)備一般稱為_A_設(shè)備。A智能化 B交互式 C遠(yuǎn)程通信 D過程控制2下列數(shù)中最大的數(shù)是_A_。A（10011001）2 B.（227）8 C.（98）16 D.（152）103運(yùn)算器的主要功能是進(jìn)行_C_。A邏輯運(yùn)算 B算術(shù)運(yùn)算C邏輯運(yùn)算和算術(shù)運(yùn)算 D只作加法4在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是_D_。ABCD碼 B16進(jìn)制 C格雷碼 DASCII碼5下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_AC_。A浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C階碼部件只進(jìn)行階碼相加、相減和比較操作D尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算6假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯誤，采用偶校校驗(yàn)的字符碼是_D_。A11001011 B11010110 C11000001 D110010017設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，這種尋址方式的有效地址為_A_。AEA=(X)+D BEA=(X)+(D)CEA=(X)+D) DEA=(X)+(D)8根據(jù)標(biāo)準(zhǔn)規(guī)定，每個漢字在計(jì)算機(jī)內(nèi)占用_B_存儲。A一個字節(jié) B二個字節(jié) C三個字節(jié) D四個字節(jié)9存儲器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用于_D_。A存放程序 B存放軟件 C存放微程序 D存放程序和數(shù)據(jù)10某計(jì)算機(jī)字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_C_。A4MB B2MB C2M D1M11雙端口存儲器在_B_情況下會發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址碼相同C左端口與右端口的數(shù)據(jù)碼不同D左端口與右端口的數(shù)據(jù)碼相同12下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是_B_。APPU(外圍處理機(jī))方式 B中斷方式CDMA方式 D通道方式13下面有關(guān)“中斷”的敘述，_D_是不正確的。A一旦有中斷請求出現(xiàn)，CPU立即停止當(dāng)前指令的執(zhí)行，轉(zhuǎn)而去受理中斷請求BCPU響應(yīng)中斷時暫停運(yùn)行當(dāng)前程序，自動轉(zhuǎn)移到中斷服務(wù)程序C中斷方式一般適用于隨機(jī)出現(xiàn)的服務(wù)D為了保證中斷服務(wù)程序執(zhí)行完畢以后，能正確返回到被中斷的斷點(diǎn)繼續(xù)執(zhí)行程序，必須進(jìn)行現(xiàn)場保存操作14計(jì)算機(jī)的外圍設(shè)備是指_D_。A輸入/輸出設(shè)備 B外存儲器C遠(yuǎn)程通信設(shè)備 D除了CPU 和內(nèi)存以外的其它設(shè)備15系統(tǒng)總線中控制線的功能是_A_。A提供主存、I / O接口設(shè)備的控制信號響應(yīng)信號B提供數(shù)據(jù)信息C提供時序信號D提供主存、I / O接口設(shè)備的響應(yīng)信號三 簡答題（共18分）1 假設(shè)可供用戶程序使用的主存容量為200KB，而某用戶的程序和數(shù)據(jù)所占的主存容量超過200KB，但小于邏輯地址所表示的范圍。請問：具有虛存與不具有虛存對用戶有何影響（簡單說明原因）？答：沒有虛存，則該程序不可能運(yùn)行，因?yàn)樵跊]有虛存的系統(tǒng)中要運(yùn)行程序時必須將程序及其要處理的數(shù)據(jù)整體調(diào)入主存，而該程序和數(shù)據(jù)的容量超過了主存的實(shí)際容量。在具有虛存的系統(tǒng)中，則該程序可正常運(yùn)行，因?yàn)橛辛颂摯婕夹g(shù)，在運(yùn)行程序時，系統(tǒng)不是將要運(yùn)行程序及其要處理的數(shù)據(jù)整體調(diào)入主存，而是采用頁式、段式或段頁式，將要運(yùn)行的程序逐頁、逐段、或逐段逐頁地從外存調(diào)入主存，這樣即使程序大于實(shí)際的主存容量，也可以正常運(yùn)行。2 什么是閃速存儲器？它有哪些特點(diǎn)？答：閃速存儲器是高密度、非易失性的讀/寫半導(dǎo)體存儲器。從原理上看，它屬于ROM 型存儲器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM，所以傳統(tǒng)ROM 與RAM 的定義和劃分已失去意義。因而它是一種全新的存儲器技術(shù)。閃速存儲器的特點(diǎn)：（1）固有的非易失性。（2）廉價(jià)的高密度。（3）可直接執(zhí)行。（4）固態(tài)性能。3說明總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響。答：主要影響有以下三方面：（1）最大存儲容量。單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長所決定的可能的地址總線。雙總線系統(tǒng)中，存儲容量不會受到外圍設(shè)備數(shù)量的影響。（2）指令系統(tǒng)。雙總線系統(tǒng)，必須有專門的I/O 指令系統(tǒng)。單總線系統(tǒng)，訪問內(nèi)存和I/O 使用相同指令。（3）吞吐量?？偩€數(shù)量越多，吞吐能力越大。四 分析題（共32分）1 機(jī)器數(shù)字長8位（含1位符號位），若機(jī)器數(shù)為83H，當(dāng)它分別表示原碼、補(bǔ)碼、反碼時，等價(jià)的十進(jìn)制數(shù)分別是多少？答：-3，-125，-1242設(shè)有一個具有20位地址和32位字長的存儲器，問：1）該存儲器能存儲多少個字節(jié)的信息？2）如果存儲器由512k8位的SRAM 芯片組成，需多少片？3）需多少位地址作芯片選擇？答：1）22032 / 8 = 4MB （2）4MB / 512k8位 = 8片,2片構(gòu)成1MB, 4MB需4組 （3）2片構(gòu)成1MB, 4MB需4組，用2位地址作芯片選擇。3假設(shè)某計(jì)算機(jī)指令長度為20位，具有雙操作數(shù)、單操作數(shù)、無操作數(shù)三類指令形式，在此情況下，這臺計(jì)算機(jī)地址規(guī)定用6位表示，問：1）若操作碼字段固定為8位，現(xiàn)已設(shè)計(jì)出m條雙操作數(shù)指令，n條無操作數(shù)指令，在此情況下，這臺計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操作數(shù)指令？2）當(dāng)雙操作數(shù)指令條數(shù)取最大值，且此基礎(chǔ)上單操作數(shù)指令條數(shù)也取最大值時，試計(jì)算這三類指令容許擁有的最多指令數(shù)各是多少？答：(1)由于操作碼的位數(shù)決定了指令系統(tǒng)的規(guī)模及指令的性質(zhì).所以單操作數(shù)的條數(shù)256-m-n(2) 應(yīng)為256條4某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個時鐘周期，總線時鐘頻率為33MHz，求總線帶寬是多少？答：4*33=132MB計(jì)算機(jī)組成原理（本） 模擬題三一 填空題（共20分）1漢字的_輸入碼_、_字模碼_、_內(nèi)碼_是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。2運(yùn)算器的兩個主要功能是：_算術(shù)運(yùn)算_，_邏輯運(yùn)算_。3EDRAM的中文含義是_增強(qiáng)動態(tài)隨機(jī)存取存儲器_，RISC的中文含義是_精簡指令集計(jì)算機(jī)_。4主存儲器的性能指標(biāo)主要是_存儲容量_、_存儲時間_、存儲周期和存儲器帶寬。5為了解決多個_主設(shè)備_同時競爭總線_控制權(quán)_，必須具有_總線仲裁_部件。6CPU能直接訪問_Cache_和_內(nèi)存_，但不能直接訪問磁盤和光盤。7形成指令地址的方式，稱為_尋址_方式，有_順序_尋址和_跳躍_尋址。8條件轉(zhuǎn)移、無條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于_程序控制_類指令，這類指令在指令格式中所表示的地址不是_操作數(shù)_的地址，而是_下一條指令_的地址。9衡量總線性能的重要指標(biāo)是_總線帶寬_，它定義為總線本身所能達(dá)到的最高_(dá)傳輸速度_。PCI總線的帶寬可達(dá)_264MB/S_。10CPU從_內(nèi)存_取出一條指令并執(zhí)行這條指令的時間合稱為_指令周期_。由于各種指令的操作功能不同，各種指令的指令周期是_不同的_。二 選擇題（共30分）1馮諾依曼機(jī)工作的基本方式的特點(diǎn)是_B_。A多指令流單數(shù)據(jù)流 B按地址訪問并順序執(zhí)行指令C堆棧操作 D存貯器按內(nèi)容選擇地址2完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括_D_。A運(yùn)算器、存儲器、控制器 B外部設(shè)備和主機(jī)C主機(jī)和實(shí)用程序 D配套的硬件設(shè)備和軟件系統(tǒng)3下列數(shù)中最大的數(shù)是_D_。A（10010101）2 B（229）8 C（96）16 D（143）104定點(diǎn)16位字長的字，采用2的補(bǔ)碼形式表示時，一個字所能表示的整數(shù)范圍是_C_。A-215 +（215 -1） B-（215 1） +（215 1）C-（215 + 1） +215 D-215 +2155下面浮點(diǎn)運(yùn)算器的描述中正確的句子是：_AC_。A浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn)B階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算C階碼部件只進(jìn)行階碼相加、相減和比較操作D尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算6Intel80486是32位微處理器，Pentium是_B_位微處理器。A16 B32 C48 D647某計(jì)算機(jī)字長32位，其存儲容量為2MB，若按半字編址，它的尋址范圍是_D_。A4MB B2MB C2M D1M8交叉存貯器實(shí)質(zhì)上是一種_A_存貯器，它能_執(zhí)行_獨(dú)立的讀寫操作。A模塊式，并行，多個 B模塊式串行，多個C整體式，并行，一個 D整體式，串行，多個9某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時改變，則可以選用_A_作為存儲芯片。ASRAM B閃速存儲器 Ccache D輔助存儲器10_D_表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A原碼 B補(bǔ)碼 C反碼 D移碼11CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長是_B_。A256位 B16位 C8位 D7位12多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_A_方法，對提高系統(tǒng)的吞吐率最有效。A多端口存儲器 B提高主存速度C交叉編址多模塊存儲器 Dcache13用某個寄存器中操作數(shù)的尋址方式稱為_C_尋址。A直接 B間接 C寄存器直接 D寄存器間接14微程序控制器中，機(jī)器指令與微指令的關(guān)系是_A_。A每一條機(jī)器指令由一段微指令編成的微程序來解釋執(zhí)行。B每一條機(jī)器指令由一條微指令來執(zhí)行。C一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行。D一條微指令由若干條機(jī)器指令組成。15外存儲器與內(nèi)存儲器相比，外存儲器_B_。A速度快，容量大，成本高 B速度慢，容量大，成本低C速度快，容量小，成本高 D速度慢，容量大，成本高三 簡答題（共18分）1 存儲系統(tǒng)為何要分級？簡述Cache的功能及工作原理。答：解決高速的處理器和低速的外設(shè)間速度不匹配問題；Cache的功能是用來存放那些近期需要運(yùn)行的指令與數(shù)據(jù)。目的是提高CPU對存儲器的訪問速度。為此需要解決2個技術(shù)問題：一是主存地址與緩存地址的映象及轉(zhuǎn)換； 二是按一定原則對Cache的內(nèi)容進(jìn)行替換。2 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。答：由取指周期和執(zhí)行周期的不同區(qū)分。3 CPU中包含哪些主要的寄存器？簡述其功能。答：1） 指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。（2） 程序計(jì)數(shù)器（PC）：用來確定下一條指令的地址。（3） 地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。（4） 緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。 <2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。 <3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。（5） 通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時，為ALU提供一個工作區(qū)。（6） 狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。四 分析題（共32分）1 將十進(jìn)制數(shù) 表示成為如下格式二進(jìn)制浮點(diǎn)數(shù)：32位浮點(diǎn)數(shù)，符號位1位；階碼8位，用補(bǔ)碼表示；尾數(shù)23位，用補(bǔ)碼表示。答：(-25/64)10=(-11001/1000000)2=(-110012-110)21011 1110 1100 1000 0000 0000 0000 00002用16k8位的SRAM芯片如何構(gòu)成64K16位的存儲器？答：存儲器容量為64K16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位（D15D0）SRAM芯片容量為16K8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲器時須字位同時擴(kuò)展。字?jǐn)U展采用2 ：4譯碼器，以16K為一個模塊，共4個模塊。位擴(kuò)展采用兩片串接。3.若機(jī)器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內(nèi)尋找，畫出該機(jī)器的指令格式。答：操作碼需用6位，操作數(shù)地址碼需用10位。格式如下OP:操作碼6位D1 ：第一操作數(shù)地址，10位D2 ：第二操作數(shù)地址，10位D3 ：第三操作數(shù)地址，10位4已知某機(jī)采用微程序控制方式，其控制存儲器容量為51248（位），微程序在整個控制存儲器中實(shí)現(xiàn)轉(zhuǎn)移，可控制的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如圖a所示：1）微指令中的三個字段分別應(yīng)多少位？2）說明微程序控制器的組成及各部件功能。答：（l）假設(shè)判別測試字段中每一位作為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位； 又因?yàn)榭卮嫒萘繛?12單元，所以下地址字段為9位，。微命令字段則是：（4849）= 35位。（2）微程序控制器由指令寄存器IR、程序計(jì)數(shù)器PC、程序狀態(tài)字寄存器PSW、時序系統(tǒng)、控制存儲器CM、微指令寄存器以及微地址形成電路。微地址寄存器等部件組成。執(zhí)行指令時，從控制存儲器中找到相應(yīng)的微程序段，逐次取出微指令，送入微指令寄存器，譯碼后產(chǎn)生所需微命令，控制各步操作完成。