交通燈控制器的設計 EDA課程設計

大 學課程設計說明書名稱 交通燈控制器的設計 院 系 電子信息工程系 班 級 姓 名 學 號 系主任 教研室主任 指導教師 目錄第一章 緒論31電子設計自動化簡介31.1概要31.2 EDA數(shù)字系統(tǒng)設計41.2.1 分析方法4第二章 設計要求52 設計基本要求52.1電路工作原理5第三章 系統(tǒng)的設計63 系統(tǒng)設計要求63.1 設計思路73.2 設計流程73.3 系統(tǒng)結(jié)構圖83.4 系統(tǒng)程序93.5仿真與調(diào)試14第四章心得體會15參考文獻16第一章 緒論1電子設計自動化簡介1.1概要EDA技術是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產(chǎn)品的自動設計。 利用EDA工具，電子設計師可以從概念、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。 現(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。1.1.1 EDA系統(tǒng)的設計分類根據(jù)采用計算機輔助技術的介入程度，可以分為三類：第一類：人工設計方法，這是一種傳統(tǒng)的設計方法，從方案的提出到驗證和修改均采用人工手段完成，尤其是系統(tǒng)的驗證需要經(jīng)過實際搭試電路完成，花費大、效率低、制造周期長。第二類：借助計算機來完成數(shù)據(jù)處理、模擬評價、設計驗證等部分，由人和計算機共同完成，但由于軟件匱乏，該階段許多工作尚需人工完成。第三類：該階段的世紀方法稱為電子設計自動化，這個階段發(fā)展起來的EDA工具，目的是在設計前期將設計工程師從事的許多高層次設計由工具完成。整個設計過程或大部分設計均有計算機完成。1.1.2 EDA技術發(fā)展表現(xiàn)形式 (1) CPLD/FPGA系統(tǒng)：使用EDA技術開發(fā)CPLD/FPGA，使自行開發(fā)的CPLD/FPGA作為電子系統(tǒng)、控制系統(tǒng)、信息處理系統(tǒng)的主體。(2) “CPLD/FPGA+MCU”系統(tǒng)：綜合應用EDA技術與單片機技術，將自行開發(fā)的“CPLD/FPGA+MCU”作為電子系統(tǒng)、控制系統(tǒng)、信息處理系統(tǒng)的主體。(3) “CPLD/FPGA+專用DSP處理器”系統(tǒng)：將EDA技術與DSP專用處理器配合使用，用“CPLD/FPGA+專用DSP處理器”構成一個數(shù)字信號處理系統(tǒng)的整體。(4) 基于FPGA實現(xiàn)的現(xiàn)代DSP系統(tǒng)：基于SOPC(a System on a Programmable Chip)技術、EDA技術與FPGA技術實現(xiàn)方式的現(xiàn)代DSP系統(tǒng)。(5) 基于FPGA實現(xiàn)的SOC片上系統(tǒng)：使用超大規(guī)模的FPGA實現(xiàn)的，內(nèi)含1個或數(shù)個嵌入式CPU或DSP，能夠?qū)崿F(xiàn)復雜系統(tǒng)功能的單一芯片系統(tǒng)。(6) 基于FPGA實現(xiàn)的嵌入式系統(tǒng)：使用CPLD/FPGA實現(xiàn)的，內(nèi)含嵌入式處理器，能滿足對象系統(tǒng)要求的特定功能的，能夠嵌入到宿主系統(tǒng)的專用計算機應用系統(tǒng)。1.2 EDA數(shù)字系統(tǒng)設計1.2.1 分析方法傳統(tǒng)的電路設計方法都是自底向上進行設計的，也就是首先確定可用的元器件，然后根據(jù)這些器件進行邏輯設計，完成各模塊后進行連接，最后形成系統(tǒng)。 在基于EDA技術的系統(tǒng)設計的最重要環(huán)節(jié)在系統(tǒng)的基本功能或行為級上對設計的產(chǎn)品進行描述和定義時，我們采用自頂向下分析，自底向上設計的方法。所謂“自頂向下分析”，就是指將數(shù)字系統(tǒng)的整體逐步分解為各個子系統(tǒng)和模塊，若子系統(tǒng)規(guī)模較大，則還需將子系統(tǒng)進一步分解為更小的子系統(tǒng)和模塊，層層分解，直至整個系統(tǒng)中各子系統(tǒng)關系合理，并便于邏輯電路級的設計和實現(xiàn)為止。1.22 實現(xiàn)方法 1硬件描述語言編程實現(xiàn)法2原理圖設計實現(xiàn)法3參數(shù)可設置兆功能塊實現(xiàn)法4軟的或硬的IP核實現(xiàn)法第二章 設計要求2 設計基本要求1）設計一個十字路口的交通燈控制器，能顯示十字路口東西、南北兩個方向的紅、黃、綠燈的指示狀態(tài)。用兩組紅、黃、綠三種顏色的燈分別作為東西、南北兩個方向的紅、黃、綠燈。變化規(guī)律為：東西綠燈亮，南北紅燈亮東西黃燈亮，南北紅燈亮東西紅燈亮，南北綠燈亮東西紅燈亮，南北黃燈亮 東西綠燈亮，南北紅燈亮 ，這樣依次循環(huán)。2）南北方向是主干車道，東西方向是支干車道，要求兩條交叉道路上的車輛交替運行，主干車道每次通行時間為35秒，支干車道每次通行的時間為25秒，時間可設置修改。 3）在綠燈轉(zhuǎn)為紅燈時，要求黃燈先亮5秒鐘，才能變換運行車道。4）要求交通控制器有復位功能，在復位信號使能的情況下能夠?qū)崿F(xiàn)交通燈的自動復位，并且要求所有交通燈的狀態(tài)變化，包括復位信號引起的均發(fā)生在時鐘脈沖的上升沿。2.1電路工作原理根據(jù)交通燈系統(tǒng)設計要求，可以用一個有限的狀態(tài)機來實現(xiàn)這個交通燈控制器。根據(jù)功能要求，明確兩組交通燈的狀態(tài)，這兩組交通燈總共有四種狀態(tài)，分別可用st0,st1,st2,st3不表示：st0表示主干路綠燈亮，支干路紅燈亮；st1表示主干路黃燈亮，支干路紅燈亮；st2表示主干路紅燈亮，支干路綠燈亮；st3表示主干路紅燈亮，支干路黃燈亮；根據(jù)上述四種描述列出的狀態(tài)轉(zhuǎn)換表如下表1所示及交通燈控制器狀態(tài)轉(zhuǎn)換圖如下圖1所示： 表1 交通燈控制器狀態(tài)轉(zhuǎn)換表第三章 系統(tǒng)的設計3 系統(tǒng)設計要求1）設計一個十字路口的交通燈控制器，能顯示十字路口東西、南北、南北左轉(zhuǎn)三個方向的紅、黃、綠燈的指示狀態(tài)。用三組紅、黃、綠三種顏色的燈分別作為東西、南北、南北左轉(zhuǎn)三個方向的紅、黃、綠燈。變化規(guī)律為：南北綠燈亮，南北左轉(zhuǎn)紅燈亮 ，東西紅燈亮 南北黃燈亮，南北左轉(zhuǎn)紅燈亮 ，東西紅燈亮 南北紅燈亮，南北左轉(zhuǎn)綠燈亮 ，東西紅燈亮 南北紅燈亮，南北左轉(zhuǎn)黃燈亮 ，東西紅燈亮 南北紅燈亮，南北左轉(zhuǎn)紅燈亮 ，東西綠燈亮南北紅燈亮，南北左轉(zhuǎn)紅燈亮 ，東西黃燈亮 南北綠燈亮，南北左轉(zhuǎn)紅燈亮 ，東西紅燈亮這樣依次循環(huán)。 2）南北方向是主干車道，東西方向是支干車道，要求兩條交叉道路上的車輛交替運行，主干車道每次通行時間為35秒，主干轉(zhuǎn)彎車道每次通行時間為20秒，支干車道每次通行的時間為25秒，時間可設置修改。 3）在綠燈轉(zhuǎn)為紅燈時，要求黃燈先亮5秒鐘，才能變換運行車道。4）要求交通控制器有復位功能，在復位信號使能的情況下能夠?qū)崿F(xiàn)交通燈的自動復位，并且要求所有交通燈的狀態(tài)變化，包括復位信號引起的均發(fā)生在時鐘脈沖的上升沿。5)顯示器倒計時顯示時間3.1 設計思路1）本交通燈控制器是一個已知主、主左、支干道通行時間的系統(tǒng)，為了滿足主、主左、支干道通行時間變化要求，我們可設計一個可預置主、主左、支干道通行時間的交通控制器。 2）交通燈控制器的電路控制主要包括置數(shù)器模塊、定時計數(shù)器模塊、主控制器模塊和譯碼器模塊。置數(shù)器模塊將交通燈的點亮時間預置到置數(shù)電路中。計數(shù)器模塊以秒為單位倒計時，當計數(shù)值減為零時，主控電路改變輸出狀態(tài)，電路進入下一個狀態(tài)的倒計時。核心部分是主控制模塊。3.2 設計流程根據(jù)設計要求和系統(tǒng)所具有功能，并參考相關的文獻資料，經(jīng)可行方案設計畫出如下所示的十字路口交通燈控制器系統(tǒng)框圖，及為設計的總體方案，框圖如下圖（2）所示：CLK交通燈控制及計時模塊掃描顯示模塊LED顯示圖（2）交通燈控制器系統(tǒng)框圖3.3 系統(tǒng)結(jié)構圖3.4 系統(tǒng)程序控制器電路程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ledcontrol ISPORT( reset,clk,urgen : INSTD_LOGIC; state : OUTSTD_LOGIC_VECTOR(2 DOWNTO 0); sub,set1,set2,set3: OUTSTD_LOGIC);END ledcontrol;ARCHITECTURE a OF ledcontrol ISSIGNAL count : STD_LOGIC_VECTOR(6 DOWNTO 0);SIGNAL subtemp: STD_LOGIC;BEGINsub<=subtemp AND (NOT clk) ;statelabel:PROCESS (reset,clk)BEGINIF reset='1' THEN count<="0000000"state<="000"set2<='1'ELSIF clk'event AND clk='1' THEN IF urgen='0' THEN count<=count+1;subtemp<='1'ELSE subtemp<='0'END IF;IF count=0 then state<="000"set1<='1'set2<='1'set3<='1'ELSIF count=35 then state<="001"set1<='1'ELSIF count=40 THEN state<="010"set1<='1'set2<='1'ELSIF count=60 THEN state<="011"set2<='1'ELSIF count=65 THEN state<="100"set2<='1'set3<='1'elsif count=90 THEN state<="101"set3<='1'ELSIF count=95 THEN count<="0000000" ELSE set1<='0' set2<='0'set3<='0'END IF;END IF; END PROCESS statelabel;END a;輸出顯示電路程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ledshow ISPORT(clk,urgen: IN STD_LOGIC;state: IN STD_LOGIC_VECTOR(2 DOWNTO 0);sub,set1,set2,set3: IN STD_LOGIC;eg1,ey1,er1,edg2,edy2,edr2,ng1,ny1,nr1: OUTSTD_LOGIC;led1,led2: OUTSTD_LOGIC_VECTOR(7 DOWNTO 0);END ledshow;ARCHITECTURE a OF ledshow ISSIGNAL count1,count2,count3: STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL setstate1,setstate2,setstate3: STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL etg1,ety1,etr1,edirr1,edirg1,ediry1,norg2,nory2,norr2: STD_LOGIC; BEGINled1<="00000000" WHEN urgen='1' AND clk='0' ELSE count1 WHEN state="000" ELSEcount1 WHEN state="001" ELSE count2 WHEN state="010" ELSEcount2 WHEN state="011" ELSEcount2 WHEN state="100" ELSEcount1;led2<="00000000" WHEN urgen='1' AND clk='0' ELSEcount3 WHEN state="000" ELSEcount3 WHEN state="001" ELSE count3 WHEN state="010" ELSEcount3 WHEN state="011" ELSEcount3 WHEN state="100" ELSEcount3 WHEN state="101" ELSEcount3;etg1<='1' WHEN state="000" AND urgen='0' ELSE '0'ety1<='1' WHEN state="001" AND urgen='0' ELSE '0'etr1<='1' WHEN state="010" or urgen='1' OR state="011" OR state="100" OR state="101" OR state="110" OR state="111" ELSE '0'edirg1<='1' WHEN state="010" and urgen='0' ELSE '0'ediry1<='1' WHEN state="011" and urgen='0' ELSE '0'edirr1<='1' WHEN state="000" OR urgen='1' OR state="001" OR state="100" OR state="101" OR state="110" OR state="111" ELSE '0'norg2<='1' WHEN state="100" AND urgen='0' ELSE '0'nory2<='1' WHEN state="101" and urgen='0' ELSE '0'norr2<='1' WHEN state="000" OR state="001" OR state="010" OR state="011" OR state="110" OR state="111" OR urgen='1' ELSE '0'setstate1<="00110101" WHEN state="000" ELSE "00000101" WHEN state="001" ELSE "00110000"WHEN state="101" ELSE "00100000" ;setstate2<="00010101" WHEN state="000" ELSE "00100000" WHEN state="010" ELSE "00000101" WHEN state="011" ELSE "00110000" WHEN state="100" ELSE "00000000" ;setstate3<="01100101" WHEN state="000" ELSE "00100101" WHEN state="100" ELSE "00000101" WHEN state="101" ELSE "01100101" ;label3: PROCESS (sub)BEGINIF sub'event AND sub='1' THENIF set3='1' THEN count3<=setstate3;elsif count3(3 downto 0)="0000" then count3<=count3-7;ELSE count3<=count3-1; END IF;ng1<=norg2;ny1<=nory2;nr1<=norr2;END IF;END PROCESS label3;label2: PROCESS (sub)BEGINIF sub'event AND sub='1' THENIF set2='1' THEN count2<=setstate2;elsif count2(3 downto 0)="0000" then count2<=count2-7; ELSE count2<=count2-1; END IF;edg2<=edirg1;edy2<=ediry1;edr2<=edirr1;END IF;END PROCESS label2;label1: PROCESS (sub)BEGINIF sub'event AND sub='1' THENIF set1='1' THEN count1<=setstate1; elsif count1(3 downto 0)="0000" then count1<=count1-7;ELSE count1<=count1-1; END IF;eg1<=etg1;er1<=etr1;ey1<=ety1;END IF;END PROCESS label1;END a;3.5 仿真與調(diào)試系統(tǒng)總體仿真圖如圖（3）所示：圖（3）系統(tǒng)總體仿真圖復位電路仿真圖： 圖（4）復位仿真圖系統(tǒng)硬件管腳分配圖如下： 圖（5）管腳分配圖第四章 心得體會 參考文獻【1】孫加存 電子設計自動化 西安電子科技大學出版社 2008【2】譚會生等主編，EDA技術及應用，西安電子科技大學出版社，2001【2】江國強 EDA技術與應用 北京電子工業(yè)出版社 2003【3】焦素敏 EDA應用技術 北京清華大學出版社 200515