門電路數(shù)字電路技術(shù)基礎(chǔ)(清華大學(xué)出版社).ppt

數(shù)字電子技術(shù)基礎(chǔ) 電子課件 鄭州大學(xué)電子信息工程學(xué)院2020年2月21日 第二章門電路 2 1概述 門電路 實(shí)現(xiàn)基本運(yùn)算 復(fù)合運(yùn)算的單元電路 如與門 與非門 或門 門電路中以高 低電平表示邏輯狀態(tài)的1 0 正邏輯和負(fù)邏輯 在邏輯電路中存在兩種邏輯狀態(tài) 分別用二值邏輯的1和0來表示 如果以輸出的高電平表示邏輯1 以輸出低電平表示邏輯0 則這種邏輯制稱為正邏輯 反之 若以邏輯1代表低電平 而以邏輯0代表高電平 則稱為負(fù)邏輯 2 2半導(dǎo)體開關(guān)特性 2 2 1半導(dǎo)體二極管的開關(guān)特性2 2 2半導(dǎo)體三極管的開關(guān)特性 二極管的開關(guān)特性 vI VIH D截止 vO VOH VCCvI VIL D導(dǎo)通 vO VOL 0 7V 高電平 VIH VCC低電平 VIL 0 二極管的動(dòng)態(tài)特性 2 2 2半導(dǎo)體三極管的開關(guān)特性 Transistor 一 三極管的開關(guān)特性 截止工作狀態(tài)放大工作狀態(tài) 飽和工作狀態(tài) 動(dòng)態(tài)開關(guān)特性主要開關(guān)參數(shù) 飽和壓降 開啟延遲時(shí)間 關(guān)閉延遲時(shí)間 二 MOS管的開關(guān)特性 1 MOS管的結(jié)構(gòu) S Source 源極G Gate 柵極D Drain 漏極B Substrate 襯底 金屬層 氧化物層 半導(dǎo)體層 PN結(jié) 2 靜態(tài)開關(guān)特性 截止區(qū) 可變電阻區(qū) 恒流區(qū) 3 MOS管的動(dòng)態(tài)開關(guān)特性 4 主要開關(guān)參數(shù) 導(dǎo)通電阻 MOS管導(dǎo)通時(shí) 且為固定值條件下 漏極電壓的變化量與漏極電流變化量之間的比值 即 截止電阻 MOS管截止時(shí) 漏極和源極之間的電阻值 大小約為 跨導(dǎo) 在一定的條件下 漏極電流變化與柵源極電壓變化之比 它表示柵源電壓對(duì)漏極電流的控制能力 開啟電壓和夾斷電壓 對(duì)于N溝道增強(qiáng)型MOS管為正值 P溝道增強(qiáng)型為負(fù)值 對(duì)于N溝道耗盡型MOS管為負(fù)值 P溝道耗盡型為正值 5 MOS管的四種類型 增強(qiáng)型耗盡型 大量正離子 導(dǎo)電溝道 2 3最簡(jiǎn)單的與 或 非門電路 二極管與門 設(shè)VCC 5V加到A B的VIH 3VVIL 0V二極管導(dǎo)通時(shí)VDF 0 7V 規(guī)定3V以上為1 0 7V以下為0 二極管構(gòu)成的門電路的缺點(diǎn) 電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路 2 3 2三極管非門 反相器 三極管的基本開關(guān)電路就是非門實(shí)際應(yīng)用中 為保證vI VIL時(shí)T可靠截止 常在輸入接入負(fù)壓 參數(shù)合理 vI VIL時(shí) T截止 vO VOHvI VIH時(shí) T截止 vO VOL 輸入信號(hào)懸空時(shí) 2 3 3二極管 三極管與非 或非門 2 4TTL門電路 Transistor TransistorLogic 2 4 1TTL與非門電路結(jié)構(gòu)和工作原理一 電路結(jié)構(gòu) 二 工作原理 1 當(dāng)輸入中有一個(gè)為低電平時(shí) 這時(shí)對(duì)應(yīng)的發(fā)射極必然導(dǎo)通 并在深度飽和狀態(tài) T2和T5管截止 T4導(dǎo)通 T5截止 輸出為高電平 2 當(dāng)輸入全為高電平時(shí) 此時(shí)假設(shè)T1導(dǎo)通 則T1的基極電壓鉗位在2 1V 這樣T1管的所有發(fā)射結(jié)均反偏 相當(dāng)于把原來的集電極作為發(fā)射極使用 原來的發(fā)射極作為集電極使用 也就是說T1管工作在倒置狀態(tài) T2導(dǎo)通使導(dǎo)致T4截止 T5導(dǎo)通 輸出變?yōu)榈碗娖?2 4 2TTL與非門的外部特性及參數(shù)一 靜態(tài)輸入特性和輸出特性 1 輸入特性 輸入低電平電流 輸入高電平電流 0 7V 1 4V T2開始導(dǎo)通 但T1管集電極支路電流仍很小 時(shí)T5管導(dǎo)通 隨著增大迅速減小這時(shí)T1管處于倒置狀態(tài) T1管的集電極電流流入T2管的基極 輸入電流方向與參考方向一致 轉(zhuǎn)變?yōu)檎?2 輸出特性 輸出高電平時(shí)的輸出特性 a 等效電路 b 高電平輸出特性曲線 輸出低電平時(shí)的輸出特性 a 等效電路 b 低電平輸出特性曲線 二 負(fù)載特性 1 輸入端負(fù)載特性 輸入端接入負(fù)載時(shí)電路輸入負(fù)載特性曲線 當(dāng)時(shí) 隨的變化規(guī)律為 例 在圖TTL與非門電路中 如果用內(nèi)阻為的電壓表測(cè)量輸入端B的電壓時(shí) 請(qǐng)問在下列情況下 測(cè)到的電壓值為多少 輸入端A接0 2V 輸入端A接地 輸入端A通過一個(gè)的電阻接地 輸入端A通過一個(gè)的電阻接地 解 當(dāng)輸入端A接0 2V電平時(shí) 這時(shí)T1管處于深度飽和狀態(tài) 基極電位被鉗位在當(dāng)用電壓表測(cè)量B端時(shí)的電壓為 當(dāng)輸入端A接地時(shí) 由于T1管的發(fā)射結(jié)導(dǎo)通 使 電壓表測(cè)量B端時(shí) 當(dāng)輸入端A通過的電阻接地時(shí) 因?yàn)樗与娮璐笥陂_啟電阻 A端相當(dāng)于輸入高電平 這時(shí)鉗位在2 1V的電平上 所以測(cè)得B端電壓為 當(dāng)輸入端A通過的電阻接地時(shí) 等效在A端加了一個(gè)輸入電壓相當(dāng)于在A端加一個(gè)0 2V的邏輯低電平 與第一種情況一樣 電壓表測(cè)得B端電壓為0 2V 2 帶負(fù)載能力TTL與非門帶負(fù)載能力表示一個(gè)與非門所能驅(qū)動(dòng)同類門的最大數(shù)目 常用扇出系數(shù)表示 當(dāng)驅(qū)動(dòng)門的輸出高電平時(shí)當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)扇出系數(shù)取和的較小者 三 電壓的傳輸特性 1 AB段 截止區(qū) 2 BC段 線性區(qū) 3 CD段 轉(zhuǎn)折區(qū) 線性下降 快速下降 閾值電壓或門檻電壓 4 DE段 飽和區(qū) 四 噪聲容限 五 TTL與非門的動(dòng)態(tài)特性 一 傳輸延遲時(shí)間1 現(xiàn)象 二 動(dòng)態(tài)尖峰電流 2 4 3其他類型的TTL門電路 一 其他邏輯功能的門電路1 與或非門 2 異或門 二 集電極開路的門電路 1 推拉式輸出電路結(jié)構(gòu)的局限性 輸出電平不可調(diào) 負(fù)載能力不強(qiáng) 尤其是高電平輸出 輸出端不能并聯(lián)使用OC門 2 OC門的結(jié)構(gòu)特點(diǎn) 3 外接負(fù)載電阻RL的計(jì)算 3 外接負(fù)載電阻RL的計(jì)算 3 外接負(fù)載電阻RL的計(jì)算 三 三態(tài)門電路 ThreestateOutputGate TS 三態(tài)門的用途 三態(tài)門構(gòu)成單向總線三態(tài)門構(gòu)成雙向總線 2 4 4TTL電路的改進(jìn)系列一 肖特基TTL門系列 74S 電路改進(jìn)采用抗飽和三極管用有源泄放電路代替74H系列中的R3減小電阻值2 性能特點(diǎn)速度進(jìn)一步提高 電壓傳輸特性沒有線性區(qū) 功耗增大 抗飽和三極管肖特基TTL與非門 二 低功耗肖特基系列74LS Low PowerSchottkyTTL 低功耗肖特基TTL與非門 2 4 5TTL門電路的使用 這些門電路在實(shí)際使用時(shí)注意以下幾點(diǎn) 一 電源及電源干擾的消除二 不用輸入端的處理及注意事項(xiàng)三 輸出端處理四 其它 2 5發(fā)射極耦合邏輯門 ECL 2 5 1ECL門電路的基本單元當(dāng)時(shí) 而此時(shí)T3管基極電平更高一些 1 3V 故T1截止T3導(dǎo)通 此時(shí)與輸入端之間是邏輯非關(guān)系 與輸入端之間是邏輯與關(guān)系 2 5 2ECL電路的結(jié)構(gòu)和工作原理 2 5 3ECL電路的主要特點(diǎn)優(yōu)點(diǎn) 1 ECL電路是目前各種數(shù)字集成電路中工作速度最快的一種 目前ECL傳輸延遲時(shí)間縮短至1ns以下 2 電路內(nèi)部的開關(guān)噪聲很低 3 輸出阻抗低 帶負(fù)載能力強(qiáng) 國(guó)產(chǎn)CE10K系列門電路的扇出系數(shù)可達(dá)90以上 4 ECL電路具有或和或非兩個(gè)互補(bǔ)輸出端 使用方便 靈活 缺點(diǎn) 電路功耗大 噪聲容限低 輸出電平穩(wěn)定性差 2 6集成注入邏輯 IntegratedInjectionLogic 2 6 1電路結(jié)構(gòu)與工作原理 I2L基本單元電路結(jié)構(gòu)及等效電路 2 6 2門電路的主要特點(diǎn) 電路兩個(gè)嚴(yán)重的缺點(diǎn)1 抗干擾能力差 I2L電路的輸出信號(hào)幅度比較小 噪聲容限較低 所以抗干擾能力也較差 2 工作速度低 因?yàn)镮2L電路采用了飽和型邏輯電路 這限制了工作速度 I2L電路的傳輸延遲時(shí)間可達(dá)到20 30ns 2 7金屬 氧化物 半導(dǎo)體邏輯 MOSL 2 7 1CMOS反相器及工作原理一 電路結(jié)構(gòu) 二 電壓 電流傳輸特性 三 噪聲容限 結(jié)論 可以通過提高VDD來提高噪聲容限 2 7 2CMOS反相器的外部特性和參數(shù) 一 靜態(tài)輸入特性 CMOS反相器輸入保護(hù)電路 CMOS反相器輸入特性 二 靜態(tài)輸出特性 三 動(dòng)態(tài)特性 傳輸延遲時(shí)間 2 交流噪聲容限3 動(dòng)態(tài)功耗 2 7 3其他類型的CMOS門電路 一 其他邏輯功能的門電路 1 與非門2 或非門 3 帶緩沖極的CMOS門 如 與非門 4 漏極開路的門電路 OD門 5 CMOS傳輸門及模擬開關(guān) 傳輸門 雙向模擬開關(guān) 2 7 4NMOS邏輯門 NMOS與非門 NMOS或非門 2 7 5MOS門電路的正確使用 一 電源電壓電源的上限電壓不得超過允許的電源電壓最大值 下限電壓不能低于保證系統(tǒng)速度所需的電源電壓最小值 二 輸入端1 每個(gè)輸入端電流不超過1mA為佳 并限制在10mA以內(nèi) 2 當(dāng)上述條件不能滿足 即輸入電流過大 輸入端接線過長(zhǎng) 或接大電容 大電感時(shí) 應(yīng)在輸入端串接的保護(hù)電阻 將輸入電流的瞬態(tài)值限制在10mA以下 3 未使用的輸入端處理方法 與門和與非門的未用端應(yīng)接至正電源端或高電平 或門和或非門應(yīng)接地或低電平 不用輸入端絕不能懸空 因?yàn)閼铱盏臇艠O易產(chǎn)生感應(yīng)電荷 使輸入端可能為高電平也可能為低電平 造成邏輯混亂 4 為了防止門電路開關(guān)過程中的過沖電流以及柵極易接收靜電電荷 在進(jìn)行實(shí)驗(yàn) 測(cè)量和調(diào)試時(shí) 應(yīng)先接入直流電源 后接輸入信號(hào)源 而關(guān)機(jī)時(shí)先關(guān)閉輸入信號(hào)源 后關(guān)閉直流電源 三 輸出端CMOS集成電路的輸出端不應(yīng)直接和或相連 否則 將因拉電流或灌電流過大而損壞器件 另外除了三態(tài)門和OD器件外 也不允許CMOS器件輸出并聯(lián)使用 輸出與大電容 大電感直接相連時(shí) 將使功耗增加 工作速度下降 為此應(yīng)在輸出和大電容之間串接保護(hù)電阻 并盡力減少容性負(fù)載的影響 2 8門電路產(chǎn)品簡(jiǎn)介與接口電路 2 8 1門電路產(chǎn)品簡(jiǎn)介 集成TTL和MOS型號(hào)分類表 一 按制造工藝分類二 按邏輯功能分類按照邏輯功能門電路可分為與 與非 或 或非 與或非 反相器和驅(qū)動(dòng)器等三 按輸出結(jié)構(gòu)分類按輸出結(jié)構(gòu)集成門電路又可分為推拉式輸出或CMOS反相器輸出 OC輸出或OD輸出和三態(tài)輸出三種形式 2 8 2各門電路間的接口電路一 TTL電路驅(qū)動(dòng)CMOS電路 二 CMOS電路驅(qū)動(dòng)TTL電路