[范文]《微機(jī)原理與接口技術(shù)》課程總結(jié)

一、 選擇題： A組： 1.如果采用偶校驗(yàn)方式，下列接收端收到的校驗(yàn)碼中，（ A ）是不正確的 A、00100 B、10100 C、11011 D、11110 、某一邏輯函數(shù)真值表確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是（ B ） A、邏輯函數(shù)的最簡(jiǎn)與或式 B、邏輯函數(shù)的最小項(xiàng)之和 C、邏輯函數(shù)的最簡(jiǎn)或與式 D、邏輯函數(shù)的最大項(xiàng)之和 、在下列邏輯電路中，不是組合邏輯電路的是（ D ） A、譯碼器 B、編碼器 C、全加器 D、寄存器 、下列觸發(fā)器中沒有約束條件的是（ D ） A、基本RS觸發(fā)器 B、主從RS觸發(fā)器 C、同步RS觸發(fā)器 D、邊沿D觸發(fā)器 、555定時(shí)器不可以組成 D 。 A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器 、編碼器（A ）優(yōu)先編碼功能，因而（ C ）多個(gè)輸入端同時(shí)為。 A、有 B、無 C、允許 D、不允許 、（ D ）觸發(fā)器可以構(gòu)成移位寄存器。 A、基本RS觸發(fā)器 B、主從RS觸發(fā)器 C、同步RS觸發(fā)器 D、邊沿D觸發(fā)器 、速度最快的A/D轉(zhuǎn)換器是（ A ）電路 A、并行比較型 B、串行比較型 C、并串行比較型 D、逐次比較型 9、某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是( C ) A. J-K觸發(fā)器 B. R-S觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器 10.（電子專業(yè)作）對(duì)于VHDL以下幾種說法錯(cuò)誤的是（A ） A VHDL程序中是區(qū)分大小寫的。 B 一個(gè)完整的VHDL程序總是由庫說明部分、實(shí)體和結(jié)構(gòu)體等三部分構(gòu)成 C VHDL程序中的實(shí)體部分是對(duì)元件和外部電路之間的接口進(jìn)行的描述，可以看成是定義元件的引腳 D 結(jié)構(gòu)體是描述元件內(nèi)部的結(jié)構(gòu)和邏輯功能 B組： 1、微型計(jì)算機(jī)和數(shù)字電子設(shè)備中最常采用的數(shù)制是-（ A ） A.二進(jìn)制 B.八進(jìn)制 C. 十進(jìn)制 D.十六進(jìn)制 2、十進(jìn)制數(shù)6在8421BCD碼中表示為-（ B ） A.0101 B.0110 C. 0111 D. 1000 2 3、在圖1所示電路中，使_ AY=的電路是-（ A ） A. 1 B. 2 C. 3 D. 4 4、接通電源電壓就能輸出矩形脈沖的電路是-（ D ） A. 單穩(wěn)態(tài)觸發(fā)器 B. 施密特觸發(fā)器 C. D觸發(fā)器 D. 多諧振蕩器 5、多諧振蕩器有-（ C ） A. 兩個(gè)穩(wěn)態(tài) B. 一個(gè)穩(wěn)態(tài) C. 沒有穩(wěn)態(tài) D. 不能確定 6、已知輸入A、B和輸出Y的波形如下圖所示，則對(duì)應(yīng)的邏輯門電路是-（ D ） A. 與門 B. 與非門 C. 或非門 D. 異或門 7、下列電路中屬于時(shí)序邏輯電路的是-（ B ） A. 編碼器 B. 計(jì)數(shù)器 C. 譯碼器 D. 數(shù)據(jù)選擇器 8、在某些情況下，使組合邏輯電路產(chǎn)生了競(jìng)爭(zhēng)與冒險(xiǎn)，這是由于信號(hào)的-（ A ） A. 延遲 B. 超前 C. 突變 D. 放大 9、下列哪種觸發(fā)器可以方便地將所加數(shù)據(jù)存入觸發(fā)器，適用于數(shù)據(jù)存儲(chǔ)類型的 時(shí)序電路-（ C ） A. RS觸發(fā)器 B. JK觸發(fā)器 C. D觸發(fā)器 D. T觸發(fā)器 10、電路和波形如下圖，正確輸出的波形是-（ A ） A. 1 B. 2 C. 3 D. 4 C組： 1十進(jìn)制數(shù)25用8421BCD碼表示為 A 。 A.11001 B.0010 0101 C.100101 D.10001 2. 當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 D 個(gè)變量取值組合？ A. n B. 2n C. n2 D. 2n 3在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。 D A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是1 4存儲(chǔ)8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。 3 A.2 B.3 C.4 D.8 5欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 A 。 A.J=K=1 B.J=0,K=1 C.J=0,K=0 D.J=1,K=0 6多諧振蕩器可產(chǎn)生 B 。 A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波 7在下列邏輯電路中，不是組合邏輯電路的是 A 。 A.譯碼器 B.編碼器 C.全加器 D.寄存器 8八路數(shù)據(jù)分配器，其地址輸入端有 B 個(gè)。 A.2 B.3 C.4 D.8 98位移位寄存器，串行輸入時(shí)經(jīng) D 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。 A.1 B.2 C.4 D.8 10一個(gè)無符號(hào)8位數(shù)字量輸入的DAC，其分辨率為 D 位。 A.1 B.3 C.4 D.8 D組： 1、下列四個(gè)數(shù)中，最大的數(shù)是（ B ） A、（AF）16 B、（001010000010）8421BCD C、（10100000）2 D、（198）10 2、下列關(guān)于異或運(yùn)算的式子中，不正確的是（ B ） A、AA=0 B、1=AA C、A0=A D、A1=A 3、下列門電路屬于雙極型的是（ A ） A、OC門 B、PMOS C、NMOS D、CMOS 4、對(duì)于鐘控RS觸發(fā)器，若要求其輸出“0”狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為（ A ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X 5、如圖所示的電路，輸出F的狀態(tài)是（ D ） A、A B、A C、1 D、0 6、AB+A 在四變量卡諾圖中有( B )個(gè)小格是“1”。 A、13 B、12 C、6 D、5 7、二輸入與非門當(dāng)輸入變化為( A )時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。 4 A. 0110 B. 0010 C. 1011 D. 1101 8、N個(gè)觸發(fā)器可以構(gòu)成能寄存( B )位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N 9、以下各電路中，( B )可以產(chǎn)生脈沖定時(shí)。 A. 多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器 10、輸入至少( B )位數(shù)字量的D/A轉(zhuǎn)換器分辨率可達(dá)千分之一。 A. 9 B. 10 C. 11 D. 12 E組： 1、下列編碼中，屬可靠性編碼的是_。 A格雷碼 B. 余3碼 C. 8421BCD碼 D. 2421BCD碼 2、下列電路中，不屬于時(shí)序邏輯電路的是_。 A計(jì)數(shù)器 B加法器 C寄存器 DM序列信號(hào)發(fā)生器 3、下列函數(shù)Y=F（A,B,C,D）中，是最小項(xiàng)表達(dá)式形式的是_。 AY=A+BC BY=ABCD+AC CDCBADCBAY+= DBCDACDBAY+= 4、要實(shí)現(xiàn)nnQQ=+1,JK觸發(fā)器的J、K取值應(yīng)為_。 AJ=0，K=0 BJ=0，K=1 CJ=1，K=0 DJ=1，K=1 5、用555定時(shí)器組成施密特觸發(fā)器，外接電源VCC=12V電壓，輸入控制端CO外接10V電壓時(shí)，回差電壓為_。 A. 4V B. 5V C. 8V D. 10V 二、 判斷題： A組： 1、MP音樂播放器含有D/A轉(zhuǎn)換器，因?yàn)橐獙⒋鎯?chǔ)器中的數(shù)字信號(hào)轉(zhuǎn)換成優(yōu)美動(dòng)聽的模擬信號(hào)音樂。（ ） 2、真值表、函數(shù)式、邏輯圖、卡諾圖和時(shí)序圖，它們各具有特點(diǎn)又相互關(guān)聯(lián)。（ ） 3、有冒險(xiǎn)必然存在競(jìng)爭(zhēng)，有競(jìng)爭(zhēng)就一定引起冒險(xiǎn)。（ ） 4、時(shí)序邏輯電路的特點(diǎn)是：電路任一時(shí)刻的輸出狀態(tài)與同一時(shí)刻的輸入信號(hào)有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系（ ） 5、（電子專業(yè)作）FPGA是現(xiàn)場(chǎng)可編程門陣列，屬于低密度可編程器件。（ ） B組： 5 1、時(shí)序電路無記憶功能，組合邏輯電路有記憶功能。-（ ） 2、在普通編碼器中，任何時(shí)刻都只允許輸入二個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。（ ） 3、基本的RS觸發(fā)器是由二個(gè)與非門組成。-（ ） 4、A/D轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換為模擬量。-（ ） 5、邏輯電路如下圖所示，只有當(dāng)A=0，B=0時(shí)Y=0才成立。-（ ） C組： 1若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（ ） 2三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ ） 3.D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ） 4.編碼與譯碼是互逆的過程。（ ） 5.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（ ） D組： 1、時(shí)序邏輯電路在某一時(shí)刻的輸出狀態(tài)與該時(shí)刻之前的輸入信號(hào)無關(guān)。（ ） 2、D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ） 3、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（ ） 4、16位輸入的二進(jìn)制編碼器，其輸出端有4位。（） 5、時(shí)序電路不含有記憶功能的器件。（ ） 三、 填空題： A組： 、數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾?組合邏輯電路、 時(shí)序邏輯電路 。 、 三態(tài)門的三種狀態(tài)是指_0_、_1_、_高阻_。 、實(shí)現(xiàn)A/D轉(zhuǎn)換的四個(gè)主要步驟是_采樣_、_保持_、_量化_、_編碼_。 、將十進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)： （25.6875D)（ B)（ O) 5、寄存器分為_基本寄存器_和_移位寄存器_兩種。 6、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共 陽極 接法和 共 陰極 接法。 7、與下圖真值表相對(duì)應(yīng)的邏輯門應(yīng)是_與門_ 輸入 A B 輸出 F 0 0 0 0 1 0 1 0 0