計(jì)算機(jī)組成原理(白中英)第二章.ppt

2.2.4 基本的二進(jìn)制加法/減法器,圖2.2(a)示出了補(bǔ)碼運(yùn)算的二進(jìn)制加法減法器邏輯結(jié)構(gòu)圖.由圖看到，n個(gè)1位的全加器（FA）可級(jí)聯(lián)成一個(gè)n位的行波進(jìn)位加法器.M為方式控制輸入線，當(dāng)M=0時(shí)，做加法（AB）運(yùn)算；當(dāng)M=l時(shí)，做減法（A-B）運(yùn)算，在后一種情況下， A-B運(yùn)算轉(zhuǎn)化成A 補(bǔ)+-B 補(bǔ)運(yùn)算，求補(bǔ)過(guò)程由B1來(lái)實(shí)現(xiàn).因此圖中是右邊的全加器的起始進(jìn)位輸入端被連接到功能方式線M上，做減法時(shí)M=l，相當(dāng)于在加法器的最低位上加1.另外圖中左邊還表示出單符號(hào)位法的溢出檢測(cè)邏輯:當(dāng)Cn=Cn-1時(shí)，運(yùn)算無(wú)溢出;而當(dāng)Cn<Cn-1時(shí)，運(yùn)算有溢出，經(jīng)異或門產(chǎn)生溢出信號(hào).,圖2.2 (a) 行波進(jìn)位的補(bǔ)碼加法/減法器,兩個(gè)二進(jìn)制數(shù)字Ai,Bi和一個(gè)進(jìn)位輸入Ci相加,產(chǎn)生一個(gè)和輸出Si,以及一個(gè)進(jìn)位輸出Ci1。表2.2中列出一位全加器進(jìn)行加法運(yùn)算的輸入輸出真值表。 根據(jù)表2.2 所示的真值表,三個(gè)輸入端和兩個(gè)輸入端可按如下邏輯方程進(jìn)行聯(lián)系：,按此表達(dá)式組成的一位全加器示圖2.2(b)。,表2.2 一位全加器真值表,圖2.2(b)行波進(jìn)位的補(bǔ)碼加法減法器,對(duì)一位全加器(FA)來(lái)說(shuō),Si的時(shí)間延遲為6T(每級(jí)異或門延遲3T),Ci1的時(shí)間延遲為5T,其中T被定義為相應(yīng)于單級(jí)邏輯電路的單位門延遲。T通常采用一個(gè)“與非”門或一個(gè)“或非”門的時(shí)間延遲來(lái)作為度量單位。,現(xiàn)在我們計(jì)算一個(gè)n位的行波進(jìn)位加法器的時(shí)間延遲。假如采用圖2.2(b)所示的一位全加器并考慮溢出檢測(cè),那么n位行波進(jìn)位加法器的延遲時(shí)間ta為,9T為最低位上的兩極“異或”門再加上溢出“異或”門的總時(shí)間,2T為每級(jí)進(jìn)位鏈的延遲時(shí)間。 當(dāng)不考慮溢出檢測(cè)時(shí)，有 ta(n-1)2T9T(2.23) ta意味著加法器的輸入端輸入加數(shù)和被加數(shù)后,在最壞情況下加法器輸出端得到穩(wěn)定的求和輸出所需的最長(zhǎng)時(shí)間。顯然這個(gè)時(shí)間越小越好。注意,加數(shù)、被加數(shù)、進(jìn)位與和數(shù)都是用電平來(lái)表示的,因此,所謂穩(wěn)定的求和輸出,就是指穩(wěn)定的電平輸出。,2.2.5 十進(jìn)制加法器 十進(jìn)制加法器可由BCD碼(二十進(jìn)制碼)來(lái)設(shè)計(jì),它可以在二進(jìn)制加法器的基礎(chǔ)上加上適當(dāng)?shù)摹靶Ｕ边壿媮?lái)實(shí)現(xiàn),該校正邏輯可將二進(jìn)制的“和”改變成所要求的十進(jìn)制格式。 n位BCD碼行波式進(jìn)位加法器的一般結(jié)構(gòu)如圖2.3(a)所示,它由n級(jí)組成,每一級(jí)將一對(duì)4位的BCD數(shù)字相加,并通過(guò)一位進(jìn)位線與其相鄰級(jí)連接。而每一位十進(jìn)制數(shù)字的BCD加法器單元的邏輯結(jié)構(gòu)示于圖2.3(b)。,圖2.3十進(jìn)制加法器,在十進(jìn)制運(yùn)算時(shí),當(dāng)相加二數(shù)之和大于9時(shí),便產(chǎn)生進(jìn)位?？墒怯肂CD碼完成十進(jìn)制數(shù)運(yùn)算時(shí),當(dāng)和數(shù)大于9時(shí),必須對(duì)和數(shù)進(jìn)行加6修正。這是因?yàn)?采用BCD碼后,在二數(shù)相加的和數(shù)小于等于9時(shí),十進(jìn)制運(yùn)算的結(jié)果是正確的；而當(dāng)相加的和數(shù)大于9時(shí),結(jié)果不正確,必須加6修正后才能得出正確的結(jié)果。因此,當(dāng)?shù)谝淮谓魄笾禃r(shí),可將它看成每一級(jí)是一個(gè)4位二進(jìn)制加法器來(lái)執(zhí)行,就好像i和i是普通4位二進(jìn)制數(shù)一樣。,設(shè)Si代表這樣得到的4位二進(jìn)制數(shù)和, Ci1為輸出進(jìn)位,而Si代表正確的BCD和, Ci1代表正確的進(jìn)位,那么當(dāng)iiCi<10時(shí), SiSi 當(dāng)XiYiCi10時(shí), SiSi6 顯然,當(dāng)Ci11或Si10時(shí),輸出進(jìn)位Ci11。因此,可利用Ci1的狀態(tài)來(lái)產(chǎn)生所要求的校正因子; Ci11時(shí)校正因子為6; Ci10時(shí)校正因子為0。在圖2.3(b)中,4位行波式進(jìn)位的二進(jìn)制加法器計(jì)算出和Si,然后Si經(jīng)過(guò)第二級(jí)二進(jìn)制加法器加上0或6,則產(chǎn)生最終結(jié)果Si。,