EDA課程設(shè)計報告書-- 智力競賽搶答器

EDA課程設(shè)計報告書題目： 智力競賽搶答器 姓名： 張建勛 班級： 電子11-3班 成績： 一、設(shè)計題目及要求1設(shè)計題目：智力競賽搶答器2要求：（1）五人參賽每人一個按鈕，主持人一個按鈕， 按下就開始；（2）每人一個發(fā)光二極管，搶中者燈亮；（3）有人搶答時，喇叭響兩秒鐘；（4）答題時限為10秒鐘，從有人搶答開始，用數(shù)碼管倒計時間，0、9、81、0；倒計時到0的時候，喇叭發(fā)出兩秒聲響。二、設(shè)計過程及內(nèi)容1 總體設(shè)計方案智力搶答器由5名選手及主持人作為共同輸入端，由主持人控制總開關(guān)。當(dāng)主持人打開開關(guān)按鈕后，處于高電平狀態(tài)，搶答開始。此時選手進(jìn)行搶答，搶答后的答題時間為十秒，搶答者搶答時輸出高電平有效，最先搶答的人對應(yīng)的二極管發(fā)亮，表示該選手搶中，同時喇叭響兩秒，且數(shù)碼管顯示器開始進(jìn)行十秒倒計時，當(dāng)計時器再次為0時，喇叭再響2秒鐘，搶答及答題過程結(jié)束。主持人控制的總開關(guān)可復(fù)位，當(dāng)主持人關(guān)閉開關(guān)時，處于低電平狀態(tài)，此時發(fā)光的二極管熄滅，倒計時歸零，搶答器不工作，選手無法搶答，直到主持人再次打開開關(guān)時，進(jìn)行下一輪搶答。經(jīng)分析，本設(shè)計的重點和難點包括3個方面：開始搶答時，最先按下開關(guān)的選手為搶中者，此時其他選手按開關(guān)無效；沒有搶答者搶答時，沒有任何輸出變化，當(dāng)有搶答者搶中時，對應(yīng)發(fā)光二極管發(fā)光，喇叭開始響兩秒，同時10s倒計時開始，關(guān)鍵在于同步性問題；主持人的總開關(guān)在任何時刻關(guān)閉開關(guān)，都可以使整個系統(tǒng)還原到最初沒有搶答的狀態(tài)。設(shè)計方案如下:根據(jù)要求將整個課題設(shè)計分為4個模塊，分別為搶答器，分頻器，2s發(fā)聲器，10s倒計時器?？傮w方案的模塊總設(shè)計原理圖如下圖：原理圖介紹說明：搶答器模塊中用五個高低電平控制開關(guān)（AA-EE）作為五名選手的輸入端，并用五個輸出端（YA1-YE5）外接發(fā)光二極管分別對應(yīng)于五個輸入端；另取一個高低電平控制開關(guān)(FF)作為主持人輸入端；六個輸入端共同控制搶答器模塊。脈沖輸入信號輸入端（CCLLKK）輸入頻率732HZ的時鐘信號，后邊經(jīng)分頻器模塊產(chǎn)生1HZ的時鐘信號，為發(fā)聲器模塊和10s倒計時模塊提供時鐘脈沖頻率，分頻器模塊受主持人開關(guān)和搶答器模塊共同控制。10s倒計時器模塊受主持人開關(guān)和搶答器模塊共同控制，七個輸出端對應(yīng)接七段顯示譯碼管。2s發(fā)聲器模塊有兩個，其輸出端均接喇叭，其中一個受受主持人開關(guān)和搶答器模塊共同控制，另一個受主持人開關(guān)和10s倒計時器模塊共同控制。另外兩個D觸發(fā)器，做控制開關(guān)?？傮w設(shè)計的仿真波形如下圖：仿真說明：主持人FF開關(guān)處于高電平狀態(tài)時是搶答與答題環(huán)節(jié)，開始的一段屬于測試階段，EE選手高電平最先搶中，對應(yīng)的YE5的輸出端輸出高電平，并驅(qū)動對應(yīng)的發(fā)光二極管發(fā)光，同時第一個發(fā)聲器的輸出端（YLB1）輸出2秒的高電平驅(qū)動喇叭發(fā)聲，表示有搶答者搶答成功，同時10s倒計時計數(shù)器開始倒計時，然后主持人FF關(guān)閉開關(guān)，輸出低電平，整個系統(tǒng)還原為搶答前最初狀態(tài)，可見重點與難點全部完成實現(xiàn)，測試成功。接下來一段屬于正常搶答過程，前半段的原理同第一段，后半段顯示譯碼管（YY）依次顯示“”，當(dāng)?shù)诙€“0”出現(xiàn)時，第二個發(fā)聲器的輸出端（YLB2）輸出2秒的高電平驅(qū)動喇叭發(fā)聲，表示答題時間到，整體實驗成功。主持人FF開關(guān)再次處于低電平狀態(tài)時，不能搶答，回到搶答前的最初狀態(tài)，當(dāng)再次輸出高電平時，進(jìn)行下一輪搶答。接下來介紹各模塊的工作原理。2 模塊一：搶答器模塊邏輯原理圖：原理圖說明：AE輸入端代表五個參賽選手，F(xiàn)輸入端為置零端，主持人控制，QAQE輸出端接發(fā)光二極管。當(dāng)F置于低電平時，5個DFF觸發(fā)器都被置零，AE都無法搶答，當(dāng)F置于高電平時，搶答開始，強中者對應(yīng)的發(fā)光二極管發(fā)光，并通過非門和與門將CP信號封鎖，并輸入低電平到DFF中，則其他選手再次按鍵時結(jié)果不會改變，實現(xiàn)了一人搶答后，其他人不能再做答，當(dāng)主持人F清零后，與門處的CP信號打開，主持人F重新置于高電平試則可重新?lián)尨?。仿真波形圖：仿真圖說明：當(dāng)主持人F置于低電平時，選手無法搶答；當(dāng)主持人置于高電平時，選手開始搶答，首先搶答的是E，對應(yīng)的QE二極管發(fā)光，其他人搶答對結(jié)果沒影響；當(dāng)主持人F清零后，E的二極管由亮到滅，當(dāng)主持人F重新置于高電平試搶答重新開始。3 模塊二：分頻模塊邏輯原理圖：原理圖說明：三個74160十進(jìn)制計數(shù)器組成一個732進(jìn)制的計數(shù)器，當(dāng)計數(shù)到731時三個計數(shù)器的LDN同時置零，計數(shù)重新從0開始，完成了732分頻。輸入端FPKG是分頻器開關(guān)，當(dāng)FPKG為低電平時，3個74160計數(shù)器清零，當(dāng)FPKG為高電平時，將輸進(jìn)來的732HZ的脈沖分頻成1HZ的脈沖，并從輸出端1HZ輸出，為兩秒計時器和十秒倒計時器提供時鐘脈沖，F(xiàn)PKG此開關(guān)保證了此模塊可以與之外的其他模塊保持同步性。仿真波形圖：仿真說明：當(dāng)FPKG為高電平時732HZ的脈沖通過分頻器被分頻成1HZ的脈沖，并從1HZ端輸出。當(dāng)FPKG為低電平時，不能進(jìn)行分頻，1HZ端一直輸出低電平。4 模塊三：10s倒計時模塊邏輯原理圖：原理圖說明：此十秒倒計時器是由74168和7448組成的十進(jìn)制減法計數(shù)器，它只保留預(yù)置數(shù)端、CLK信號端、計數(shù)輸出端，其余的都置為0.。IN是同步置零端，并且與分頻模塊中的輸入端FPKG同步，保證了與其他模塊同步以及清零還原的功能，當(dāng)IN置于高電平時，74168有效，倒計時開始。當(dāng)輸出9-1時，右邊的D觸發(fā)器輸出結(jié)果總是0，不影響CLK信號。當(dāng)輸出從1到0時，右邊的D觸發(fā)器到上升沿，并輸出1，則或非門輸出結(jié)果為1，則CLK信號被封鎖,此時倒計時器保持在0不變。若要重新開始，則把IN同步置零即可。QL端輸入的是清零脈沖，此端口不受外邊其他模塊的限制，一直輸入脈沖信號，該端口是為了保證任何時候主持人關(guān)閉開關(guān)時（控制INN）都可以使該模塊還原到最初狀態(tài)，從零開始，工作原理是，當(dāng)INN為低電平，QL信號輸入74168，將74168同步置零，當(dāng)INN高電平時通過非門與門封鎖QL信號，該模塊可以倒計時工作。輸出端jskg控制第二個發(fā)聲器模塊，當(dāng)?shù)诙巍?”出現(xiàn)時，由低電平變?yōu)楦唠娖?。左邊的D觸發(fā)器是為了處理前面四或門因為競爭冒險帶來的毛刺的，該步驟在最后說明。仿真波形圖：仿真說明：當(dāng)INN為高電平1且有CLK信號時，倒計時開始，顯示管顯示，輸出結(jié)果0,9,8···0，最后保持零不變，前邊一段表示當(dāng)輸入信號INN突然為低電平0時，倒計時系統(tǒng)清零，還原到最初狀態(tài)。5 模塊四：2s發(fā)聲器模塊邏輯原理圖：原理圖說明：將74160接成二進(jìn)制計數(shù)器，輸出端和CLKK用與門連接。當(dāng)INN輸入為0時，清零，Q1Q4輸出為0；當(dāng)C1輸入為1時，CLKK脈沖通過，計數(shù)器開始計數(shù)，當(dāng)計數(shù)到2時，輸出端通過與門使CLKK信號封鎖，計數(shù)器保持在2不變，當(dāng)INN再次為0時，該模塊還原到最初狀態(tài)。同時該模塊的輸出端LB只在計數(shù)器為0和1的時候輸出高電平1，喇叭發(fā)聲，計數(shù)器為2時輸出低電平0，喇叭不發(fā)聲。仿真波形圖：仿真說明：當(dāng)INN輸入為0時，輸出為0；當(dāng)INN輸入為1且有CP脈沖時，開始2s計時，“0 1 2”到“2”停止。輸出端LB在輸入端INN為高電平1時且計數(shù)器為“0、1”時輸出高電平1，在計數(shù)器為“2”時或INN為低電平0時輸出低電平0。三、設(shè)計結(jié)論設(shè)計中出現(xiàn)的問題：10s倒計時器模塊中，由于74168的輸出端存在競爭冒險現(xiàn)象，導(dǎo)致或門輸出端出現(xiàn)毛刺，并且該毛刺影響了本模塊及第二個發(fā)生器模塊的正常工作，故在或門之后添加D觸發(fā)器，其時鐘信號輸入端輸入732HZ的脈沖信號。經(jīng)此改進(jìn)，消除了之前的問題，并且沒有影響到其他環(huán)節(jié)的正常工作，整個系統(tǒng)功能得到完美的實現(xiàn)。感想：通過兩個星期的EDA課程設(shè)計，不但使我熟悉了EDA課程設(shè)計的基本思想和基礎(chǔ)知識，初步掌握MAX-plus軟件的使用，而且更真切地感受到數(shù)字電子在現(xiàn)代高科技信息產(chǎn)業(yè)領(lǐng)域的重要地位?；叵雱偪吹皆O(shè)計題目時的困惑與緊張，電路正確卻仿真不出符合波形時的憤怒，一次又一次失敗后的不耐煩······當(dāng)一個個模塊都成功，連總電路都正確時，內(nèi)心有種說不出的喜悅，也終于可以松口氣了。通過簡單電路的設(shè)計，提高了我的獨立思考能力，延伸了在課堂上學(xué)到的知識。以前數(shù)字電子實驗都是在紙上設(shè)計，這次是在電腦上，第一次讓我真實地了解到所學(xué)專業(yè)能做些什么，不再像以前那么迷茫，也使我意識到高端都源于基礎(chǔ)，基礎(chǔ)課還是很重要的。此次課程設(shè)計讓我看到了EDA技術(shù)功能的強大，我也為我這次的這次試驗完美的成功感到高興，同時也看到了自己的差距與不足，我知道只有今后努力學(xué)習(xí)，拓寬知識面，才能更好的掌握這項技術(shù)，適應(yīng)社會發(fā)展。8