第六章存儲(chǔ)器系統(tǒng) 微機(jī)原理 第2版 課后答案

《第六章存儲(chǔ)器系統(tǒng) 微機(jī)原理 第2版 課后答案》由會(huì)員分享，可在線閱讀，更多相關(guān)《第六章存儲(chǔ)器系統(tǒng) 微機(jī)原理 第2版 課后答案（13頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、第六章 存儲(chǔ)器系統(tǒng) 本章主要討論內(nèi)存儲(chǔ)器系統(tǒng)，在介紹三類典型的半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)原理與工作特性的基礎(chǔ)上，著重講述半導(dǎo)體存儲(chǔ)器芯片與微處理器的接口技術(shù)。 6.1 重點(diǎn)與難點(diǎn) 本章的學(xué)習(xí)重點(diǎn)是8088的存儲(chǔ)器組織；存儲(chǔ)芯片的片選方法（全譯碼、部分譯碼、線選）；存儲(chǔ)器的擴(kuò)展方法（位擴(kuò)展、字節(jié)容量擴(kuò)展）。主要掌握的知識(shí)要點(diǎn)如下： 6.1.1 半導(dǎo)體存儲(chǔ)器的基本知識(shí) 1.SRAM、DRAM、EPROM和ROM的區(qū)別 RAM的特點(diǎn)是存儲(chǔ)器中信息能讀能寫，且對(duì)存儲(chǔ)器中任一存儲(chǔ)單元進(jìn)行讀寫操作所需時(shí)間基本上是一樣的，RAM中信息在關(guān)機(jī)后立即消失。根據(jù)是否采用刷新技術(shù)，又可分為靜態(tài)RA

2、M（SRAM）和動(dòng)態(tài)RAM（DRAM）兩種。SRAM是利用半導(dǎo)體觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)表示“1”和“0”；DRAM是利用MOS管的柵極對(duì)其襯間的分布電容來保存信息，以存儲(chǔ)電荷的多少，即電容端電壓的高低來表示“1”和“0”；ROM的特點(diǎn)是用戶在使用時(shí)只能讀出其中信息，不能修改和寫入新的信息；EPROM可由用戶自行寫入程序和數(shù)據(jù)，寫入后的內(nèi)容可由紫外線照射擦除，然后再重新寫入新的內(nèi)容，EPROM可多次擦除，多次寫入。一般工作條件下，EPROM是只讀的。 2.導(dǎo)體存儲(chǔ)器芯片的主要性能指標(biāo) （1）存儲(chǔ)容量：存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量，以存儲(chǔ)單元的總位數(shù)表示，通常也用存儲(chǔ)器的地址寄存器的

3、編址數(shù)與存儲(chǔ)字位數(shù)的乘積來表示。 （2）存儲(chǔ)速度：有關(guān)存儲(chǔ)器的存儲(chǔ)速度主要有兩個(gè)時(shí)間參數(shù)：TA：訪問時(shí)間（Access Time），從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間。TMC：存儲(chǔ)周期（Memory Cycle），啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。 （3）存儲(chǔ)器的可靠性：用MTBF—平均故障間隔時(shí)間（Mean Time Between Failures）來衡量。MTBF越長(zhǎng)，可靠性越高。 （4）性能/價(jià)格比：是一個(gè)綜合性指標(biāo)，性能主要包括存儲(chǔ)容量、存儲(chǔ)速度和可靠性。 3.半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu) 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)如下圖所示。 ? ? 4.存儲(chǔ)器

4、的數(shù)據(jù)組織 計(jì)算機(jī)系統(tǒng)中，作為一個(gè)整體的一次存放或取出內(nèi)存儲(chǔ)器的數(shù)據(jù)稱為“存儲(chǔ)字”，在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，特別是微機(jī)系統(tǒng)中，內(nèi)存儲(chǔ)器一般都是以字節(jié)為單位編址，即一個(gè)存儲(chǔ)地址對(duì)應(yīng)一個(gè)8位存儲(chǔ)單元（位）。一個(gè)16位的存儲(chǔ)字占兩個(gè)連續(xù)的8位存儲(chǔ)單元。Intel80x86系統(tǒng)中，16位存儲(chǔ)字或32位存儲(chǔ)字的地址是2個(gè)或4個(gè)存儲(chǔ)單元中最低端的存儲(chǔ)單元中的地址，而此最低端存儲(chǔ)單元中存放的是16位或32位字中最低8位。 6.1.2 半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)及典型的半導(dǎo)體存儲(chǔ)芯片 1.RAM芯片6116的外特性 6116為2K×8位容量的SRAM芯片，片內(nèi)有16K存儲(chǔ)單元，有11條地址線A10～A0用來尋址

5、2K(2048)個(gè)地址；8條數(shù)據(jù)線I/O1～I(xiàn)/O8,字長(zhǎng)8位，2048個(gè)地址中的每一個(gè)地址對(duì)應(yīng)8個(gè)存儲(chǔ)單元（位），以8條數(shù)據(jù)線來實(shí)現(xiàn)8位數(shù)據(jù)的讀寫；3條控制線分別是片選信號(hào)、寫允許信號(hào)和輸出允許信號(hào)。 　6116的芯片控制信號(hào) I/O引腳 方式 H X X 高阻 未選中 L L H DOUT 讀出 L X L DIN 寫入 注：X為任意。 為有效電平是6116能工作的必要條件，相當(dāng)于使芯片工作的開門信號(hào)。在有效的條件下，決定6116讀或者寫的主要條件是。為低電平時(shí)寫入6116，為高電平，且為低電平時(shí)，從6116讀出。

6、2.DRAM芯片2164的外特性 2164為64×1位容量的DRAM芯片，芯片內(nèi)部有16條地址線，用來尋址64K個(gè)地址；1條數(shù)據(jù)線。64個(gè)地址中的每一地址對(duì)應(yīng)1個(gè)存儲(chǔ)單元，從1條數(shù)據(jù)線上實(shí)現(xiàn)1位數(shù)據(jù)的讀寫。要實(shí)現(xiàn)8位數(shù)據(jù)傳輸，必須采用8個(gè)2164芯片，由此可組成64KB的內(nèi)存。 需要注意的是，2164芯片的外部引腳只有8條地址線（A7～A0），片內(nèi)有地址鎖存器，可利用2條控制線 （行地址選通）和（列地址選通），先由 將8位行地址送到片內(nèi)行地址鎖存器，然后由將后送入的8位列地址送到片內(nèi)列地址鎖存器。而數(shù)據(jù)線只有2條，一條是輸入DIN，一條是輸出DOUT。 3.EPROM芯片2732的外特性

7、 2732為4K×8位的EPROM芯片，有12條地址線A11～A0；8條數(shù)據(jù)線D7～D0；2條控制線；片選信號(hào)，用來選擇需要讀或者編程的芯片；輸出允許信號(hào)，用來把輸出數(shù)據(jù)送數(shù)據(jù)線。信號(hào)線與編程電源VPP共用二條引線，表示為/VPP。當(dāng)2732工作于“讀”方式時(shí)，/VPP接低電平；當(dāng)2732工作于“編輯”方式時(shí)，/VPP接 +21V。而引腳接低電平時(shí)，選中該存儲(chǔ)器芯片；引腳接高電平時(shí)，該EPROM芯片處于低功耗狀態(tài)。 在2732與CPU連接時(shí)，引腳同地址譯碼器輸出相連，/VPP引腳同CPU的讀引腳相連。 6.1.3 存儲(chǔ)器與CPU的連接 要求熟練掌握存儲(chǔ)器接口的基本技術(shù)，特別是數(shù)據(jù)線的

8、連接、控制信號(hào)線的連接、存儲(chǔ)器的地址分配及片選問題、CPU與存儲(chǔ)器的時(shí)序配合問題。 1.典型的3-8線譯碼器芯片74LS138的應(yīng)用 74LS138是一個(gè)專用的3-8 線譯碼器，在存儲(chǔ)器接口和I/O外設(shè)口中得到了廣泛的應(yīng)用。 74LS138有三個(gè)輸入端A、B、C。三個(gè)控制端G1、、，以及8個(gè)輸出端～。在作為存儲(chǔ)器接口的地址譯碼器中，74LS138的C、B、A通常接CPU的高位地址線中最低3位，高位地址是指向存儲(chǔ)器芯片的地址線連接后的地址線，若內(nèi)存芯片有12條地址線，則CPU的A11～A0同芯片內(nèi)的12條地址線相連，余下的8根地址線A19～A12，即高位地址線。通常74LS138的C、

9、B、A分別同高位地址線中的A14、A13與A12相連，G1、、同余下的高位地址線以及IO/、或等控制線連接。而8個(gè)輸出端～分別接8個(gè)存儲(chǔ)器芯片的片選端（，），用來選中對(duì)應(yīng)的存儲(chǔ)器芯片。 2.采用基本門電路實(shí)現(xiàn)內(nèi)存芯片的片選 從74LS138構(gòu)成的地址譯碼器電路可見，74LS138的輸出～中某一條線同內(nèi)存芯片的片選端或相連，只要內(nèi)存芯片的（或）為有效低電平，則該內(nèi)存芯片可處于讀/寫狀態(tài)，而同相連的（i可以是0～7間的一個(gè)正數(shù)）有效，是在同74LS138輸入端C、B、A和控制端G1、、相連的高位地址線，以及IO/、或信號(hào)線滿足一定條件而實(shí)現(xiàn)的，這就是片選的基本原理。 據(jù)此，我們可以用一個(gè)

10、簡(jiǎn)單的門電路—“與非門”“或門”同樣實(shí)現(xiàn)內(nèi)存芯片的片選。 3.存儲(chǔ)空間的地址分配和片選技術(shù) 一個(gè)2K×8位的存儲(chǔ)芯片在8088系統(tǒng)的1MB的內(nèi)存總地址00000H-FFFFFH中究竟占有哪一段地址，這就是地址分配問題。三種片選技術(shù)包括： 全譯碼法是指系統(tǒng)地址總線中除用于片內(nèi)尋址以外的全部高位地址線參加譯碼，把譯碼器的輸出信號(hào)作為各芯片的片選信號(hào)，以實(shí)現(xiàn)片選。 部分譯碼法是將高位地址線中某幾位（而不是全部）地址參加譯碼器譯碼，作為片選信號(hào)，仍用地址線低位部分直接或者通過系統(tǒng)總線連到存儲(chǔ)器芯片的地址輸入端實(shí)現(xiàn)片內(nèi)尋址。 線選法是指直接用地址總線的高位地址中的某一位或幾位直接作為存儲(chǔ)

11、器芯片的片選信號(hào)（）；用地址線的低位實(shí)現(xiàn)對(duì)芯片的片內(nèi)尋址。 4.地址重疊現(xiàn)象 在采用部分譯碼法線選法實(shí)現(xiàn)片選時(shí)，未參加譯碼的高位地址線的狀態(tài)可為任意，由此形成地址重疊現(xiàn)象。 5.動(dòng)態(tài)存儲(chǔ)器的連接 （1）行地址和列地址的形成 通過二選一選擇器74LS158把CPU的16位地址線A15～A0分為低8位地址A7～A0（行地址）和高8位地址A15～A8（列地址）。 （2）行地址選通信號(hào)和列地址選通信號(hào)的產(chǎn)生 能讀懂和的產(chǎn)生電路。該電路由兩級(jí)譯碼電路組成，第二級(jí)譯碼電路由兩個(gè)74LS138分別產(chǎn)生4個(gè)行地址選通信號(hào)（～）四個(gè)列地址選通信號(hào)（～）；第一級(jí)譯碼是一個(gè)256×4位的ROM，用來產(chǎn)

12、生第二級(jí)譯碼工作所需的條件。 （3）動(dòng)態(tài)RAM的接口，要了解動(dòng)態(tài)RAM刷新原理。 6.控制信號(hào)的連接 CPU與存儲(chǔ)器交換信息時(shí)，CPU都設(shè)有相應(yīng)的控制信號(hào)，如、、IO/和READY（總線控制器提供存儲(chǔ)器的控制信號(hào)有、、；PC總線提供存儲(chǔ)器的控制信號(hào)有、等）。一般可直接連至存儲(chǔ)器的端，連接存儲(chǔ)器的端。如果存儲(chǔ)器只有一根讀寫信號(hào)線，例如2114的，CPU的、可由外接電路組成信號(hào)， 或者根據(jù)時(shí)序分析確定能否直接接至信號(hào)。 7.CPU的時(shí)序和存儲(chǔ)器芯片的存取速度的配合問題 在存儲(chǔ)器芯片已經(jīng)確定的情況下，對(duì)慢速的存儲(chǔ)器，需要CPU總線周期插入等待狀態(tài)Tw，相應(yīng)需設(shè)置等待信號(hào)的產(chǎn)生電路。

13、6.2 例題解析 1．用1024×1位RAM芯片設(shè)計(jì)一個(gè)128KB的存儲(chǔ)系統(tǒng)，問需要（ ）片芯片組成？ A.1024 B.2048 C.128 D.256 解: 在組成存儲(chǔ)器系統(tǒng)時(shí)，所需存儲(chǔ)器芯片的數(shù)目可由下面的公式確定： 芯片數(shù) = 存儲(chǔ)器系統(tǒng)的存儲(chǔ)容量／芯片容量 這個(gè)公式對(duì)于使用上述任何一種擴(kuò)展方法所組成的存儲(chǔ)器系統(tǒng)的設(shè)計(jì)都是適用的。128KB的存儲(chǔ)系統(tǒng)共含有128×1024×8個(gè)存儲(chǔ)單位，需要1024×1位的RAM芯片共128×1024×8/(1024×1)=128×8=1024片。所以選A。 2．用一片EPROM的芯片構(gòu)成系統(tǒng)內(nèi)存，其地址范圍為F0000H～F

14、0FFFH，無(wú)地址重疊，該內(nèi)存的存儲(chǔ)容量為（ ）。 A.2KB B.4KB C.8KB D.16KB 解：在現(xiàn)代計(jì)算機(jī)中，特別是微機(jī)系統(tǒng)中，內(nèi)存儲(chǔ)器一般都是以字節(jié)為單位編址，即一個(gè)存儲(chǔ)地址對(duì)應(yīng)一個(gè)8位存儲(chǔ)單元。對(duì)于本題而言根據(jù)EPROM芯片的地址范圍，可計(jì)算出它的存儲(chǔ)容量，即F0FFFH-F0000H+1=1000H=4KB。所以選B。 3．某單元的邏輯地址為：4B09H:5678H，則該存儲(chǔ)單元的物理地址為： 。 解:物理地址=段地址×10H+段內(nèi)偏移地址 =4B09H×10H+5678H =4B090H+5678H =50708H

15、 4．有一靜態(tài)RAM芯片的地址線為A12～A0，數(shù)據(jù)線為D7～D0，則該存儲(chǔ)器芯片的存儲(chǔ)容量為（ ）。 A．2K×4位 B．4KB C．8KB D．1K×4位 解:該靜態(tài)RAM芯片共有13條地址線（尋址能力為213），8條數(shù)據(jù)線（字長(zhǎng)為8位）， 因此它的存儲(chǔ)容量為213×8=8K×8位。選擇C。 5． 簡(jiǎn)述EPRAM芯片Intel 2732A的各引腳功能。 答：2732A的存儲(chǔ)容量為4K×8位，有12條地址線A11～A0，8條數(shù)據(jù)線O7～O0， 2條控制線中為芯片允許線，用來選擇芯片；為輸出允許線，用來把輸出的數(shù)據(jù)送上數(shù)據(jù)線；只有當(dāng)這兩條控制線同時(shí)有效時(shí)，才能從輸出端得到讀出

16、的數(shù)據(jù)。 6．8088 CPU與存儲(chǔ)器芯片2716和6116的連接如圖所示，請(qǐng)分別寫出2片芯片的存儲(chǔ)容量和地址范圍（先用二進(jìn)制表示，然后把無(wú)關(guān)位設(shè)置0后寫出16進(jìn)制表示）。 答：HM6116芯片的存儲(chǔ)容量為2K×8位，2716芯片的存儲(chǔ)容量也為2K×8位，且它們的引腳兼容。以6116為例的8088的A15～A11和A19、A18不參加譯碼，這些位的數(shù)值應(yīng)不予考慮，當(dāng)A17為1，A16為0時(shí)才能選中6116，此時(shí)，A10～Ａ0的取值可以從00000000000到11111111111。 所以存儲(chǔ)容量： 2716為2KB ；6116為2KB 。 地址范圍： 2716 為××01×××

17、××00000000000B 至××01×××××11111111111B，即10000H ～107FFH ； 6116 為××10×××××00000000000 B至××10×××××11111111111B，即 20000H ～207FFH。 ? ? 6.3 習(xí)題與參考答案 1. 計(jì)算機(jī)存儲(chǔ)器是怎樣分類的？其中半導(dǎo)體存儲(chǔ)器又是怎樣分類的？ 2. 存儲(chǔ)器有哪些技術(shù)指標(biāo)？ 3. 存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)是如何構(gòu)成的？試述各層次存儲(chǔ)器的作用。 4. 試述六管靜態(tài)存儲(chǔ)電路的工作原理和特點(diǎn)。 5. 試述單管動(dòng)態(tài)存儲(chǔ)電路的工作原理和特點(diǎn)。 6. 在半導(dǎo)體存儲(chǔ)器芯片中，地址雙譯碼

18、方式相對(duì)于地址單譯碼方式有什么優(yōu)點(diǎn)？ 7. 一般的半導(dǎo)體存儲(chǔ)器芯片的引腳應(yīng)包括哪些信號(hào)？ 8. 有的RAM芯片（如Intel2164A）外部只有八根地址線，卻具有64K位的尋址能力，這是為什么？其中RAS與CAS信號(hào)起著什么作用？怎樣起作用的？ 9. 簡(jiǎn)述ERPOM的結(jié)構(gòu)與工作原理。 10.在CPU與存儲(chǔ)器的連接時(shí)要考慮哪些方面的問題？ 11.請(qǐng)比較全譯碼、部分譯碼和線選三種片選方式的優(yōu)缺點(diǎn)。 12.寫出下列容量的RAM芯片的地址線和數(shù)據(jù)線的條數(shù)。 （1）2K×8位（2）4K×8位（3）512K×4位（4）64K×1位 13.DRAM和SRAM的主要區(qū)別是什么？各有什么優(yōu)缺點(diǎn)？

19、 14.用下列芯片構(gòu)成存儲(chǔ)系統(tǒng)，各需多少RAM芯片？需要多少位地址作為片選地址譯碼？設(shè)系統(tǒng)為20位地址線，采用全譯碼方式。 （1）512×4位RAM構(gòu)成16KB的存儲(chǔ)系統(tǒng)； （2）2K×4位RAM構(gòu)成64KB的存儲(chǔ)系統(tǒng)。 15. 有一全譯碼電路如圖習(xí)3-1所示，試計(jì)算RAM芯片的地址范圍。 A19 MEMR MEMW A18 A17 A16 A15 A14 A13 ? G1 74LS138 C B A RAM & & 1 ? ? ? ? ? ? ? ?

20、? 16.圖習(xí)3-2是一個(gè)未完成的譯碼器與RAM電路圖。 （1）若RAM1、RAM2的地址為D000H～D3FFH，不增加其它部件（除非門外），請(qǐng)按要求完成圖中所標(biāo)識(shí)的引腳連線； D7～0 ≥1 A9～0 RAM1 2114 I/O1～4 A9～0 RAM1 2114 I/O1～4 A9～0 RAM1 2114 I/O1～4 G1 C B A 74LS138 A15 MEMRQ A14 A13 ? A12 ? A

21、11 ? A10 A9～0 10 （2）請(qǐng)寫出RAM3的地址范圍。 ? ? ? ? ? ? ? ? ? ? ? ? 17. 現(xiàn)有SRAM芯片若干，芯片的容量為512×4，欲組成一16KB的靜態(tài)存儲(chǔ)器系統(tǒng),共需多少芯片？畫出存儲(chǔ)器系統(tǒng)的連接圖。 ? 參考答案: 1.答：存儲(chǔ)器的分類如下： 1）按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類 可分為磁芯存儲(chǔ)器、半導(dǎo)體存儲(chǔ)器、光電存儲(chǔ)器、磁膜、磁泡和其他磁表面存儲(chǔ)器以及光盤存儲(chǔ)器等。 2）按存取方式分類 可分為隨機(jī)存取存儲(chǔ)器RAM（Random Access Memory）、只讀存儲(chǔ)器ROM（Read

22、Only Memory）、串行訪問存儲(chǔ)器等。 3）按在計(jì)算機(jī)中的作用分類 可分為主存儲(chǔ)器（內(nèi)部存儲(chǔ)器）、輔助存儲(chǔ)器（外部存儲(chǔ)器）、緩沖存儲(chǔ)器等。 對(duì)于半導(dǎo)體存儲(chǔ)器的分類可由下圖表示： ? 半導(dǎo)體 存儲(chǔ)器 RAM ROM 雙極型 MOS 掩膜ROM PROM EPROM E2PROM 靜態(tài) 動(dòng)態(tài) ? ? ? ? ? ? ? ? ? ? ? ? ? 2. 答：存儲(chǔ)器的技術(shù)指標(biāo)有存儲(chǔ)容量、存儲(chǔ)速度、存儲(chǔ)器可靠性和性能/價(jià)格比。 1）存儲(chǔ)容量 指存儲(chǔ)器可以容納的二進(jìn)制信息量，以存儲(chǔ)單元的總位數(shù)表示，

23、通常也用存儲(chǔ)器的地址寄存器的編址數(shù)與存儲(chǔ)字位數(shù)的乘積來表示。如某存儲(chǔ)芯片的容量為2K×8位，即表示其地址寄存器為11位，編址能力為211=2×1024=2048=2K，一個(gè)存儲(chǔ)字為8位，也經(jīng)常記為2KB。 2）存儲(chǔ)速度 有關(guān)存儲(chǔ)器的存儲(chǔ)速度主要有兩個(gè)時(shí)間參數(shù)： （1）TA：訪問時(shí)間（Access Time），從啟動(dòng)一次存儲(chǔ)器操作，到完成該操作所經(jīng)歷的時(shí)間。 （2）TMC：存儲(chǔ)周期（Memory Cycle），啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間所需的最小時(shí)間間隔。 （3）1/TMC：最大傳輸率，表示每秒鐘從存儲(chǔ)器輸入或輸出信息的最大速率。 （4）W/TMC：存儲(chǔ)器數(shù)據(jù)傳輸帶寬，表示每秒鐘存

24、儲(chǔ)器能并行傳輸多少位信息，其中W為存儲(chǔ)器的數(shù)據(jù)總線寬度，反映了存儲(chǔ)器傳送信息的吞吐能力。 3）可靠性 存儲(chǔ)器的可靠性用MTBF來衡量，MTBF越長(zhǎng)，可靠性越高。 MTBF——平均故障間隔時(shí)間（Mean Time Between Failures）。 4）性能/價(jià)格比 這是一個(gè)綜合性指標(biāo)，性能主要包括存儲(chǔ)容量、存儲(chǔ)速度和可靠性。對(duì)不同用途的存儲(chǔ)器有不同的要求，例如，對(duì)高速緩沖存儲(chǔ)器主要要求存儲(chǔ)速度快，而對(duì)輔助存儲(chǔ)器主要要求存儲(chǔ)容量大。 ? CPU（寄存器） 高速緩沖（Cache） 主存儲(chǔ)器（內(nèi)存） 輔助存儲(chǔ)器（外存） 存儲(chǔ)容量 小 存儲(chǔ)速度 高

25、 價(jià)格 高 大 低 低 3.答：存儲(chǔ)層次的結(jié)構(gòu)如下圖所示： ? ? ? ? ? ? ? ? ? ? ? ? 采用這樣的結(jié)構(gòu)后，結(jié)構(gòu)中的每種存儲(chǔ)器不再是孤立的存儲(chǔ)部件，它們已經(jīng)組成一個(gè)有機(jī)的整體。就這個(gè)整體結(jié)構(gòu)而言，可以兼顧速度、容量和價(jià)格的要求。 各層次存儲(chǔ)器的作用如下： 主存儲(chǔ)器（內(nèi)存），用來存放CPU 當(dāng)前使用或經(jīng)常使用的程序和數(shù)據(jù)，CPU可以隨時(shí)對(duì)內(nèi)存進(jìn)行訪問（讀/寫）。內(nèi)存通常是由半導(dǎo)體存儲(chǔ)器組成。 高速緩沖存儲(chǔ)器，簡(jiǎn)稱Cache。（原理略）。這是在CPU和常規(guī)主存儲(chǔ)器（內(nèi)存）之間增設(shè)的一級(jí)或二級(jí)高速小容量存儲(chǔ)器，（原理略）。

26、它使存儲(chǔ)器系統(tǒng)的存儲(chǔ)速度可以接近CPU，而價(jià)格卻接近于大容量的主存儲(chǔ)器，很好地解決了速度和價(jià)格的矛盾。 輔助存儲(chǔ)器（Storage）也稱外部存儲(chǔ)器，存取速度相對(duì)較慢，但存儲(chǔ)容量較大。 4.答：六管靜態(tài)存儲(chǔ)電路的結(jié)構(gòu)可參見教材圖6-5。這個(gè)電路實(shí)際上是一個(gè)雙穩(wěn)態(tài)位電路，通過X地址線和Y地址線可以中某一個(gè)位電路。 當(dāng)寫入時(shí)，寫入信號(hào)自I/0和I/O線輸入，如要寫“1”則I/O線為“1”，而線為“0”。它們通過T7、T8管以及T5、T6管分別與A端和B端相連，使A＝“1”，B＝“0”?？?jī)蓚€(gè)反相器的交叉控制，只要不掉電就能保持寫入的信號(hào)“1”（過程分析略）。寫入“0”時(shí)亦然。 在讀出時(shí)，只要

27、某一電路被選中，相應(yīng)的T5、T6導(dǎo)通，A點(diǎn)和B點(diǎn)與位線D0和D0相通，且T7、T8也導(dǎo)通，故存儲(chǔ)電路的信號(hào)被送至I/O與兩線上。讀出時(shí)可以把I/O與兩線接到一個(gè)差動(dòng)放大器，由其電流方向即可判定存儲(chǔ)單元的信息是“1”還是“O”；也可以只用一個(gè)輸出端接到外部，以其有無(wú)電流通過而判定所存儲(chǔ)的信息。 這種存儲(chǔ)電路，它的讀出是非破壞性的，即信息在讀出后仍保留在存儲(chǔ)電路內(nèi)。所以由它來構(gòu)成存儲(chǔ)器，不需要刷新。 5.答：?jiǎn)喂軇?dòng)態(tài)存儲(chǔ)電路的結(jié)構(gòu)如下圖所示。 T1 數(shù)據(jù)線 CD ES C ES 字選線 ? ? ? ? ? 單管動(dòng)態(tài)存儲(chǔ)電路由管子T1和電容C組成。

28、 寫入時(shí)，字選線為“1”，Tl管導(dǎo)通，寫入信息由位線（數(shù)據(jù)線D）存入電容C中，使電容C充（放）電到數(shù)據(jù)線D的電平（“1”或“0”）。此時(shí)，如果字選線恢復(fù)為“0”電平，則Tl管截止，而電容C仍保持已充電的電平，這就是寫入過程。 讀出時(shí)，字選線為“1”電平，使Tl管導(dǎo)通，存儲(chǔ)在電容C上的電荷經(jīng)T1輸出到數(shù)據(jù)線上，再通過讀出放大器即可得到存儲(chǔ)信息。 由于C＜＜CD，每次讀出后，存儲(chǔ)的內(nèi)容被破壞，要保存原來的信息，必須采取恢復(fù)措施，即重寫。動(dòng)態(tài)RAM集成度高，功耗低，但需增加外圍刷新電路，適用于構(gòu)成大容量存儲(chǔ)器。 6.答：?jiǎn)巫g碼方式中，存儲(chǔ)體排列成2n×m的二維存儲(chǔ)矩陣，地址譯碼器只有一個(gè)，譯碼

29、器輸出線稱為字選線（簡(jiǎn)稱字線），數(shù)據(jù)線稱為位線，字線選擇某個(gè)字的所有位。例如地址線n=4，經(jīng)地址譯碼器譯碼，可譯出24=16個(gè)狀態(tài)，分別對(duì)應(yīng)16個(gè)字（存儲(chǔ)單元）的地址。當(dāng)某一狀態(tài)有效時(shí)，對(duì)應(yīng)一條字線有效，則一個(gè)字的信息由輸出緩沖器讀出。 雙譯碼方式中，采用一個(gè)2n位的X－Y矩陣來代替單譯碼方式中的每一條位線，對(duì)于m位的存儲(chǔ)器，共需采用m個(gè)X－Y矩陣。為此需要提供X地址（行地址）、Y地址（列地址）及相應(yīng)的X譯碼器（行譯碼器）、Y譯碼器（列譯碼器）。 若提供給X譯碼器的地址線有n1條，提供給Y譯碼器的地址線為n2條，當(dāng)n = n1 + n2時(shí)，則共可譯出輸出狀態(tài)有個(gè)，可見，在相同存儲(chǔ)容量時(shí)，單

30、譯碼方式和雙譯碼方式所需地址線是相同的，只是雙譯碼方式將地址線分成兩組，分別進(jìn)行譯碼，這使得地址譯碼器的輸出線的數(shù)目大為減少。例如，n = n1 + n2 = 6 + 6 = 12，雙譯碼輸出的狀態(tài)數(shù)為4096個(gè)，而譯碼輸出線只需2×26 = 128根。 7.答：一般的半導(dǎo)體存儲(chǔ)器芯片的引腳應(yīng)包括地址信號(hào)（輸入）、數(shù)據(jù)信號(hào)（輸入/輸出）、片選信號(hào)或，對(duì)于ROM，應(yīng)有輸出允許信號(hào),對(duì)于RAM，除了信號(hào)外，還應(yīng)有寫入允許信號(hào)。 8.答：這是因?yàn)檫@種存儲(chǔ)芯片內(nèi)有地址鎖存器，可利用2條控制線（行地址選通）和（列地址選通），分別將行地址和列地址送入片內(nèi)，先由 將8位行地址送到片內(nèi)行地址鎖存器，然后由

31、將后送入的8位列地址送到片內(nèi)列地址鎖存器。由此實(shí)現(xiàn)216位，即64K位的尋址能力。 9.答：（略。參見教材P.108） 10.答：存儲(chǔ)器與CPU連接時(shí)，原則上可以將存儲(chǔ)器的地址線、數(shù)據(jù)線與控制信號(hào)線分別接至CPU的地址總線、數(shù)據(jù)總線和控制總線上去。在實(shí)際應(yīng)用中需要考慮如下問題： 1）CPU總線負(fù)載能力 在小型系統(tǒng)中，CPU可以直接與MOS存儲(chǔ)器相連接，即CPU輸出的地址、數(shù)據(jù)信息及發(fā)出的讀寫命令直接送往存儲(chǔ)芯片。而對(duì)于比較大的系統(tǒng)，CPU芯片的引腳通過數(shù)據(jù)總線收發(fā)器、地址鎖存器、總線控制器等接口芯片與系統(tǒng)總線連接。若系統(tǒng)結(jié)構(gòu)中有專用的存儲(chǔ)總線，則CPU通過存儲(chǔ)總線訪問存儲(chǔ)器。 2）信

32、號(hào)線的配合與連接 當(dāng)CPU（或系統(tǒng)總線）的各種信號(hào)要求與存儲(chǔ)器的各種信號(hào)要求有所不同時(shí)，要配合必要的輔助電路。 （1）數(shù)據(jù)線的連接 存儲(chǔ)器的數(shù)據(jù)線一般可直接掛到CPU的數(shù)據(jù)總線（或系統(tǒng)總線的數(shù)據(jù)線），但是，若芯片輸入、輸出線是分開的，且芯片對(duì)輸出線無(wú)三態(tài)驅(qū)動(dòng)，就需外加三態(tài)門，才能與CPU數(shù)據(jù)總線相連，如教材圖6-19所示。 （2）存儲(chǔ)器的地址分配及片選問題 微機(jī)系統(tǒng)中的內(nèi)存通常分為RAM區(qū)和ROM區(qū)，RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)，這就需要對(duì)存儲(chǔ)器地址進(jìn)行合理的分配，并選擇適當(dāng)?shù)拇鎯?chǔ)器芯片。 由于單片存儲(chǔ)芯片容量有限，因此微機(jī)系統(tǒng)中的存儲(chǔ)器系統(tǒng)總是由多片組成。一般用地址線的高位產(chǎn)生片

33、選信號(hào)，實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇，采用的基本方法有三種，即全譯碼、部分譯碼和線選法；而用地址線的低位直接實(shí)現(xiàn)對(duì)存儲(chǔ)芯片內(nèi)的存儲(chǔ)單元尋址。 （3）控制信號(hào)線的連接 CPU與存儲(chǔ)器交換信息時(shí)，CPU都設(shè)有相應(yīng)的控制信號(hào)，一般可直接連至存儲(chǔ)器的端，連接存儲(chǔ)器的端。如果存儲(chǔ)器只有一根讀寫信號(hào)線，例如2114的，CPU的、可由外接電路組成信號(hào)，如教材圖6-20所示. 3)時(shí)序配合問題 11.答：存儲(chǔ)器片選的三種方法的優(yōu)缺點(diǎn)比較見下表： 優(yōu)點(diǎn) 缺點(diǎn) 全譯碼法 地址連續(xù)，無(wú)重疊現(xiàn)象 譯碼電路復(fù)雜，成本高 部分譯碼法 譯碼

34、電路相對(duì)比較簡(jiǎn)單 會(huì)產(chǎn)生地址的重疊現(xiàn)象和地址不鄰接的現(xiàn)象 線選法 電路最簡(jiǎn)單，地址確定容易 會(huì)產(chǎn)生較嚴(yán)重的地址的重疊現(xiàn)象和地址不鄰接的現(xiàn)象 12.答：（1）地址線11條，數(shù)據(jù)線8條 （2）地址線12條，數(shù)據(jù)線8條 （3）地址線19條，數(shù)據(jù)線4條 （4）地址線16條，數(shù)據(jù)線1條 13.答：SRAM與DRAM的主要區(qū)別就是SRAM不需刷新，而DRAM需要刷新。其優(yōu)缺點(diǎn)比較如下： 優(yōu)點(diǎn) 缺點(diǎn) SRAM 由雙穩(wěn)態(tài)電路構(gòu)成，信息保持穩(wěn)定 基本存儲(chǔ)電路復(fù)雜，能耗高

35、 DRAM 基本存儲(chǔ)電路由單管構(gòu)成，簡(jiǎn)單，能耗低 信息易失，需設(shè)置刷新電路定期刷新 14.解：可應(yīng)用公式 芯片數(shù) = 存儲(chǔ)器系統(tǒng)的存儲(chǔ)容量／芯片容量 （1）芯片數(shù) = 16K×8位/（0.5K×4位）= 64，需要5位地址作為片選地址譯碼。 （2）芯片數(shù) = 64K×8位/（2K×4位）= 64，需要5位地址作為片選地址譯碼。 15.解:可列出地址線如下: C B A A19 A18 A17 A16 A15 A14 A13 A12 ………… A0 0 0?????? 1 1 1 0 0 1 0 ………… 0 0 1

36、 1 1 0 0 1 1 ………… 1 可見圖中RAM芯片的地址范圍為 72000H～73FFFH，其容量為213B，即8KB。 16.解： （1）系統(tǒng)連線見題圖紅線部分。 （2）RAM3的地址范圍為：C000H ～ C3FFH。 D7～0 ≥1 A9～0 RAM1 2144 I/O1～4 A9～0 RAM1 2144 I/O1～4 A9～0 RAM1 2144 I/O1～4 G1 C B A 74LS138 A15

37、 MEMRQ A14 A13 ? A12 ? A11 ? A10 A9～0 10 ? ? ? ? ? ? ? ? ? ? ? ? ? 17.解：需要使用64片存儲(chǔ)芯片，每?jī)善M成一組，共32組，其數(shù)據(jù)線分別與數(shù)據(jù)總線的高4位和低4位連接。存儲(chǔ)系統(tǒng)的連接圖如下（假定CPU地址線16位）： A8～0 5:32 譯碼器 & A15 A14 A13 A12 A11 A10 A9 A8～0 WE CS OE I/O1～4 ? A8～0 WE CS OE I/O1～4 ? A8～0 WE CS OE I/O1～4 ? A8～0 WE CS OE I/O1～4 ? …… WR RD D7～4 D3～0 ?