計算機組成原理參考答案[共16頁]

《計算機組成原理參考答案[共16頁]》由會員分享，可在線閱讀，更多相關《計算機組成原理參考答案[共16頁]（17頁珍藏版）》請在裝配圖網上搜索。

1、紅色標記為找到了的參考答案，問答題比較全，綠色標記為個人做的，僅供參考！ 第一章 計算機系統(tǒng)概述1. 目前的計算機中，代碼形式是_。A指令以二進制形式存放，數(shù)據(jù)以十進制形式存放B指令以十進制形式存放，數(shù)據(jù)以二進制形式存放C指令和數(shù)據(jù)都以二進制形式存放 D指令和數(shù)據(jù)都以十進制形式存放2. 完整的計算機系統(tǒng)應包括_。A. 運算器、存儲器、控制器B. 外部設備和主機C. 主機和實用程序D. 配套的硬件設備和軟件系統(tǒng)3. 目前我們所說的個人臺式商用機屬于_。A.巨型機 B.中型機 C.小型機 D.微型機4. Intel80486是32位微處理器，Pentium是_位微處理器。5. 下列_屬于應用軟件。

2、A. 操作系統(tǒng) B. 編譯系統(tǒng) C. 連接程序 D.文本處理6. 目前的計算機，從原理上講_。A.指令以二進制形式存放，數(shù)據(jù)以十進制形式存放B.指令以十進制形式存放，數(shù)據(jù)以二進制形式存放C.指令和數(shù)據(jù)都以二進制形式存放D.指令和數(shù)據(jù)都以十進制形式存放7. 計算機問世至今，新型機器不斷推陳出新，不管怎樣更新，依然保有“存儲程序”的概念，最早提出這種概念的是_。A.巴貝奇 B.馮. 諾依曼 C.帕斯卡 D.貝爾8.通常劃分計算機發(fā)展時代是以（）為標準 A.所用的電子器件B.運算速度 C.計算機結構 D.所有語言 9.到目前為止，計算機中所有的信息任以二進制方式表示的理由是（） A.節(jié)約原件 B.運

3、算速度快 C.由物理器件的性能決定D.信息處理方便10.馮.諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，CPU區(qū)分它們的依據(jù)是（） A.指令操作碼的譯碼結果 B.指令和數(shù)據(jù)的尋址方式 C.指令周期的不同階段 D.指令和數(shù)據(jù)所在的存儲單元 11.計算機系統(tǒng)層次結構通常分為微程序機器層、機器語言層、操作系統(tǒng)層、匯編語言機器層和高級語言機器層。層次之間的依存關系為（） A.上下層都無關 B.上一層實現(xiàn)對下一層的功能擴展，而下一層與上一層無關 C.上一層實現(xiàn)對下一層的功能擴展，而下一層是實現(xiàn)上一層的基礎 D.上一層與下一層無關，而下一層是實現(xiàn)上一層的基礎 12.指令流通常是（） A.從主存流

4、向控制器 B.從控制器流向主存 C.從控制器流向控制器 D.從主存流向主存13.以下敘述中正確的是（） A.寄存器的設置對匯編語言程序是透明的B.實際應用程序的預測結果能夠全面代表計算機的性能 C.系列機的基本特征是指令系統(tǒng)向后兼容D.軟件和硬件在邏輯功能上是等價的 14.存儲A._程序_并按B._地址_順序執(zhí)行,這是馮諾依曼型計算機的工作原理。15.有一臺40MHz的處理器執(zhí)行標準測試程序，它包含的混合指令數(shù)和響應所需的時鐘周期見表1-1.求有效的CPI、MIPS速率和程序的執(zhí)行時間（I為程序執(zhí)行的條數(shù)）指令類型 CPI 指令混合比 算術和邏輯 1 60% 高速緩存命中的訪存 2 18% 轉

5、移 4 12% 高速緩存失敗的訪存 8 10% 16.兩臺計算機A和B采用不同主頻的CPU，而片內邏輯電路相同。 （1）若A機的主頻為8MHz，B機為12MHz，則兩機的CPU時鐘周期各為多少？ （2）如果A機的平均指令執(zhí)行速度為0.4MIPS，那么A機的平均指令執(zhí)行時間是多少？ （3）B機的平均指令執(zhí)行速度MIPS是多少？ 第二章 數(shù)據(jù)的表示和運算1. 算術右移指令執(zhí)行的操作是_。A符號位填0，并順次右移1位，最低位移至進位標志位B符號位不變，并順次右移1位，最低位移至進位標志位C進位標志位移至符號位，順次右移1位，最低位移至進位標志位D符號位填1，并順次右移1位，最低位移至進位標志位2.

6、定點16位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是_。A-215 215-1 B-215-1215-1 C-215+1215 D-2152153. 設寄存器位數(shù)為8位，機器數(shù)采用補碼形式（一位符號位），對應于十進制數(shù)-27，寄存器內為_。A（27）16 B（9B）16 C（E5）16 D（5A）164. 機器數(shù)_中,零的表示形式是唯一的。A. 原碼 B. 補碼C. 移碼 D. 反碼5. 已知X<0且X原 = X0.X1X2Xn，則X補可通過_求得。A各位求反，末位加1 B求補 C除X0外求補 DX反-16. 設X補=1.x1x2x3x4,當滿足_時，X > -1

7、/2成立。x1必須為1，x2x3x4至少有一個為1 x1必須為1，x2x3x4任意x1必須為0，x2x3x4至少有一個為1 x1必須為0，x2x3x4任意7. （2000）10化成十六進制數(shù)是_。A（7CD）16 B。（7D0）16 C。（7E0）16 D。（7FO）168. 用32位字長（其中1位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是_。A. 0N|1-2-32 B. 0N|1-2-31C. 0N|1-2-30 D. 0N|1-2-299. 下列數(shù)中最小的數(shù)為_。A. （101001）2 B. （52）8C. （101001）BCD D. （233）1610. 下列數(shù)中最大的數(shù)是_。A

8、（10011001）2 B。（227）8 C。（98）16 D。（152）10 11. _表示法主要用于表示浮點數(shù)中的階碼。A. 原碼 B. 補碼 C. 反碼 D. 移碼12. 在小型或微型計算機里，普遍采用的字符編碼是_。A. BCD碼 B. 16進制 C. 格雷碼 D. ASC碼13. 下列有關運算器的描述中，_是正確的。A.只做算術運算，不做邏輯運算 B. 只做加法 C.能暫時存放運算結果 D. 既做算術運算，又做邏輯運算14、用1位奇偶效驗能檢測出1位主存錯誤的百分比為（） A.0%B.100%C.50%D.無法計算 15.在CRC中，接收端檢測出某一位數(shù)據(jù)錯誤后，糾正的方法是（ ）

9、A.請求重發(fā) B.刪除數(shù)據(jù)C.通過余數(shù)值自行糾正D.以上均可 16.“春”字的機內碼為B4BAH，由此可以推算他在GB2312-80國家標準中所在的區(qū)號是（） A.19區(qū) B.20區(qū)C.3區(qū) D.35區(qū) 17.在大量數(shù)據(jù)傳送中常用且有效的檢驗法是（） A.海明碼 B.偶校驗C.奇校驗D.CRC校驗 18、如果某單精度浮點數(shù)、某原碼、某補碼、某移碼的32位機器數(shù)均為0xF0000000。這些數(shù)從大到小的順序是（）。 A. 浮原補移B. 浮移補原C. 移原補浮D. 移補原浮 19.計算機在進行浮點數(shù)的加減運算之前先進行對階操作，若x的階碼大于y的階碼，則應將（）。 A. x的階碼縮小至與y的階碼相

10、同，且使x的尾數(shù)部分進行算術左移B. x的階碼縮小至與y的階碼相同，且使x的尾數(shù)部分進行算術右移 C. y的階碼擴大至與x的階碼相同，且使y的尾數(shù)部分進行算術左移 D. y的階碼擴大至與x的階碼相同，且使y的尾數(shù)部分進行算術右移 20. 移碼表示法主要用于表示浮點數(shù)的A._階_碼，以利于比較兩個B._指_數(shù)的大小和進行C._對階_操作。21. 按IEEE754標準，一個浮點數(shù)由A._數(shù)符S_、B._階碼E_、C._尾數(shù)m_三個域組成。22. 漢字的A._輸入碼_、B._機內碼_、C._字模碼_是計算機用于漢字輸入、內部處理、輸出三種不同用途的編碼。23. 運算器的兩個主要功能是：A._邏輯運算

11、_，B._算術運算_。24.一個定點數(shù)由A._符號位_和B._數(shù)值位_兩部分組成。25.已知：X=0.1011,Y=0.0101,求X/2補,X/4補X補及Y/2補,Y/4補Y補以及CRC、海明碼、原碼1位乘法、補碼一位乘法的求解解：X補 = 0.1011 X/2補 = 0.01011 X/4補 = 0.001011 X補 = 1.0101Y 補 = 1.1011 Y/2補 = 1.11011 Y/4補 = 1.111011 Y補 = 0.0101第三章 存儲系統(tǒng)的層次結構1. 計算機的存儲器系統(tǒng)是指_。ARAM存儲器 BROM存儲器 C主存儲器 D主存儲器和外存儲器2. 常用的虛擬存儲系統(tǒng)由

12、_兩級存儲器組成。A主存輔存 B快存主存 C快存輔存 D通用寄存器主存3. 某計算機字長32位，其存儲容量為4MB，若按半字編址，它的尋址范圍是_。A0 4MB B0 2MB C0 2M D0 1M4. 存儲器是計算機系統(tǒng)中的記憶設備,它主要用來_。A. 存放數(shù)據(jù) B. 存放程序C. 存放數(shù)據(jù)和程序 D. 存放微程序5. 某計算機的字長16位,它的存儲容量是64K,若按字編址,那么它的尋址范圍是_。A. 064K B. 032KC. 064KB D. 032KB6. 雙端口存儲器所以能高速進行讀寫，是因為采用_。A高速芯片 B兩套相互獨立的讀寫電路 C流水技術 D新型器件7. 一個256KB的

13、DRAM芯片，其地址線和數(shù)據(jù)線總和為A16 B18 C26 D308. EPROM是指_。A. 讀寫存儲器 B. 只讀存儲器 C. 可編程的只讀存儲器 D. 光擦除可編程的只讀存儲器9. 在主存和CPU之間增加cache存儲器的目的是_。A. 增加內存容量 B. 提高內存可靠性C. 解決CPU和主存之間的速度匹配問題 D. 增加內存容量，同時加快存取速度10. 某單片機的系統(tǒng)程序，不允許用戶在執(zhí)行時改變，則可以選用_作為存儲芯片。A. SRAM B. 閃速存儲器 C. cache D.輔助存儲器11.下列各類存儲器中，不采用隨機存取方式的是（）。 A. EPROMB. CD-ROM光盤，串行存

14、取方式C. DRAM D. SRAM12.主存儲器速度的表示中，存取時間（Ta）和存取周期（Tc）的關系表述正確的是（）。 A. Ta > Tc B. Ta<Tc C. Ta = Tc D. Ta > Tc或者Ta < Tc ，根據(jù)不同存取方式和存取對象而定 13.若某存儲器存儲周期為250ns，每次讀出16位，則該存儲器的數(shù)據(jù)傳輸率是（）。 A. 4*106B/sB. 4MB/s C. 8*106B/sD. 8MB/s解：計算的是存儲器的帶寬，每個存儲周期讀出16 bit=2B，故而數(shù)據(jù)傳輸率是2B/(250×10-9 s)，即8×106B/s。本

15、題中8MB/s是8×1024×1024 B/s14.某一SRAM芯片，其容量為1024*8位，除電源和接地線外，該芯片的引腳的最小數(shù)目為（）。 A. 21B. 22C. 23 D. 24【A】 芯片容量為1024×8位，說明芯片容量為1024 B，且以字節(jié)為單位存取。也就是說地址線數(shù)要10位。而數(shù)據(jù)線要8 bit來傳輸1字節(jié)。加上片選線和讀/寫控制線（讀控制為RD或OE），故而為10+8+1+1+1=21根線15.DRAM的刷新是以（ ）為單位的。 A. 存儲單元B.行C.列D.存儲字16.下列有關RAM和ROM的敘述中，正確的是（）。 .RAM是易失性存儲器，R

16、OM是非易失型存儲器 .RAM和ROM都是采用隨機存取的方式進行信息訪問 .RAM和ROM都可用做Cache.RAM和ROM都需要刷新 A. 僅和B. 僅和C. 僅和和D.僅和和【A】一般Cache采用高速的SRAM制作，比ROM速度快很多，因此III是錯誤的，用排除法即可選A。RAM需要刷新，而ROM不需要刷新。17.在存儲器芯片中，地址譯碼采用雙譯碼方式是為了（）。 A. 擴大尋址范圍B. 減少存儲單元數(shù)目 C. 增加存儲單元數(shù)目 D. 減少存儲單元選通線數(shù)目 18.下列關于閃存（Flash Memory）的敘述中，錯誤的是（ ）。 A. 信息可讀可寫，并且讀、寫速度一樣 B.存儲元由MO

17、S管組成，是一種半導體存儲器 C.掉電后信息不丟失，是一種非易失性存儲器 D.采用隨機訪問方式，可替代計算機外部存儲器19.某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M*8位的RAM芯片組成32MB的主存儲器，則存儲器地址寄存器MAR的位數(shù)至少是（）。 A. 22位B. 23位 C. 25位D. 26位 按字節(jié)編址，64MB的主存地址空間，故而MAR的尋址范圍是64M，故而是26位。而實際的主存的空間不能代表MAR的位數(shù)20.若內存地址區(qū)間為4000H43FFH，每個存儲單元可存儲16位二進制數(shù)，該內存區(qū)域用4片存儲器芯片構成，則構成該內存所用的存儲器芯片的容量是（）。 A.

18、 512*16bitB. 256*8bitC. 256*16bit D. 1024*8bit【C】 43FF-4000+1=400H，即內存區(qū)域為1K個單元，總容量為1K×16。現(xiàn)有4片存儲芯片構成，則芯片容量為256×16bit21.假設某計算機的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是（ ）。 A. 5%B.9.5%C.50%D.95%【D】命中率=Cache命中的次數(shù)/所有訪問次數(shù)，有了這個公式這道題就很容易計算出答案。要注意的一點是仔細審題，題中說的是缺失50次，而不是命中50次。

19、仔細審題是做對題的第一步22. 閃速存儲器能提供高性能、低功耗、高可靠性以及A._瞬間啟動_能力，因此作為B._固態(tài)盤_用于便攜式電腦中。23. 主存儲器的性能指標主要是A._存儲容量_、B._存儲時間_、存儲周期和存儲器帶寬。24.CPU能直接訪問A._cache_和B._主存_,但不能直接訪問磁盤和光盤。25.廣泛使用的A._SRAM_和B._DRAM_都是半導體隨機讀寫存儲器，前者的速度比后者快，但集成度不如后者高。它們共同的缺點是C._斷電后不能保存信息_。26.什么是閃速存儲器？它有哪些特點？解：閃速存儲器是高密度、非易失性的讀/寫半導體存儲器。從原理上看，它屬于ROM型存儲器，但是

20、它又可隨機改寫信息；從功能上看，它又相當于RAM，所以傳統(tǒng)ROM與RAM的定義和劃分已失去意義。因而它是一種全新的存儲器技術。閃速存儲器的特點：（1）固有的非易失性，（2）廉價的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能。27.存儲器容量為32字，字長64位，模塊數(shù)m = 8，用交叉方式進行組織。存儲周期T = 200ns, 數(shù)據(jù)總線寬度為64位，總線傳輸周期 = 50ns。問該存儲器的帶寬是多少？解：連續(xù)讀出 m=8 個字的信息量是：q = 64位×8 = 512位連續(xù)讀出 8 個字所需的時間是：t = T + （m 1） = 200 + 7×50 = 5.5×1

21、0-7s交叉存儲器的帶寬是: W = q/t = 512/（5.5×10-7s） 93×107 位/s28. 有一個1024K×32位的存儲器，由128K×8位的DRAM構成。問：（1）總共需要多少DRAM芯片（2）采用異步刷新，如果單元刷新間隔不超過8ms，則刷新信號周期是多少？解：（1）DRAM芯片容量為128K×8位 = 128KB 存儲器容量為1024K×32位 = 1024K×4B =4096KB所需芯片數(shù) 4096KB÷128KB = 32片 （2）對于128K×8位的DRAM片子，選擇一行地

22、址進行刷新，取刷新地址A8A0，則8ms內進行512個周期的刷新。按此周期數(shù)，512×4096 = 128KB，對一行上的4096個存儲元同時進行刷新。采用異步刷新方式刷新信號的周期為 8ms÷512 = 15.6s29.提高存儲器速度可采用哪些措施，請說出至少五種措施。答：采用cache；采用高速器件；采用多體交叉存儲器；采用雙端口存儲器；采用相聯(lián)存儲器；加長存儲器字長。30.用16k×8位的SRAM芯片構成64K×16位的存儲器，要求畫出該存儲器的組成邏輯框圖。答：存儲器容量為64K×16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位

23、（D15D0）SRAM芯片容量為16K×8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲器時須字位同時擴展。字擴展采用2 ：4譯碼器，以16K為一個模塊，共4個模塊。位擴展采用兩片串接。圖C1.1 31.用64K*1位的DRAM芯片構成256k*8位的存儲器，假定芯片內部只有一個位平面?；卮笕缦聠栴}： （1）計算所需芯片數(shù) （2）采用異步刷新方式，如每單元刷新間隔不超過2ms，則刷新信號周期是多少？ （3）如采用集中刷新方式，存儲器刷新一次需要用多少讀/寫周期？ 第四章 指令系統(tǒng)1.用于對某個存儲器中操作數(shù)的尋址方式稱為_尋址。A. 直接 B. 間接C. 寄存器直接 D. 寄存器間

24、接2.程序控制類指令的功能_。A. 進行算術運算和邏輯運算B. 進行主存和CPU之間的數(shù)據(jù)傳送C. 進行CPU和I/O設備之間的數(shù)據(jù)傳送D. 改變程序執(zhí)行的順序3. 單地址指令中為了完成兩個數(shù)的算術運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用_。A堆棧尋址方式 B立即尋址方式 C隱含尋址方式 D間接尋址方式4.指令系統(tǒng)中采用不同尋址方式的目的是（）。 A. 提供擴展操作碼的可能并降低指令譯碼難度 B. 可縮短指令字長，擴大尋址空間，提高編程的靈活性 C. 實現(xiàn)程序控制 D. 三者都正確5.某機器指令字長為16位，主存按字節(jié)編址，取指令時，每取一個字節(jié)PC自動加1。當前指令地址為2000H

25、，指令內容為相對尋址的無條件轉移指令，指令中的形式地址為40H。那么取指令后及指令執(zhí)行后PC內容為（）。 A. 2000H，2042HB. 2002H，2040HC. 2002H，2042HD. 2000H，2040H6. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_。A. 隱含尋址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址7.下列關于說法中，錯誤的是（）。 A. 普遍采用微程序控制器B. 大多數(shù)指令在一個時鐘周期內完成 C. 的內部通用寄存器數(shù)量相對多 D. 的指令數(shù)、尋址方式和指令合適種類相對于少 8.假設寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存

26、放的內容分別為300和400，則（）方式下訪問到的操作數(shù)為200。 A. 直接尋址200B. 寄存器間接尋址（R）C. 存儲器間接尋址（200）D. 寄存器尋址R9.指令格式是指令用A._二進制代碼_表示的結構形式,通常格式中由操作碼字段和B._地址碼_字段組成。10.條件轉移、無條件轉移、轉子程序、返主程序、中斷返回指令都屬于A._程序控制_類指令，11.這類指令在指令格式中所表示的地址不是B._操作數(shù)_的地址，而是C._下一條指令_的地址。RISC機器一定是A._流水_CPU,但后者不一定是RISC機器,奔騰機屬于B._CISC_機器。12. 堆棧是一種特殊的A._數(shù)據(jù)_尋址方式，它采用B

27、._先進后出_原理。按構造不同，分為寄存器堆棧和C._存儲器_堆棧。13.若機器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內尋找，畫出該機器的指令格式。答：操作碼需用6位，操作數(shù)地址碼需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作碼6位D1 ：第一操作數(shù)地址，10位D2 ：第二操作數(shù)地址，10位D3 ：第三操作數(shù)地址，10位14.用16k×8位的SRAM芯片構成64K×16位的存儲器，要求畫出該存儲器的組成邏輯框圖。答：存儲器容量為64K×16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位（D15D

28、0）SRAM芯片容量為16K×8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲器時須字位同時擴展。字擴展采用2 ：4譯碼器，以16K為一個模塊，共4個模塊。位擴展采用兩片串接。圖C1.1 15.指令格式結構如下所示，試分析指令格式特點。15 12 11 9 8 6 5 3 2 0 OP 尋址方式 寄存器 尋址方式 寄存器 源地址 目標地址答：（1）OP字段指定16種操作 （2）單字長二地址指令 （3）每個操作數(shù)可以指定8種尋址方式 （4）操作數(shù)可以是RR型、RS型、SS型16.若機器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內尋找，畫出該機器的指令

29、格式。答：操作碼需用6位，操作數(shù)地址碼需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作碼6位D1 ：第一操作數(shù)地址，10位D2 ：第二操作數(shù)地址，10位D3 ：第三操作數(shù)地址，10位第五章 中央處理器1.為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方式是采用_。A. 通用寄存器 B. 堆棧C. 存儲器 D. 外存2. 描述流水CPU基本概念中，正確表述的句子是_。 A. 流水CPU是以空間并行性為原理構造的處理器 B. 流水CPU一定是RISC機器 C. 流水CPU一定是多媒體CPUD. 流水CPU是一種非常經濟而實用的時間并行技術3. 由于CPU內部的操作速度較快，而C

30、PU訪問一次主存所花的時間較長，因此機器周期通常用_來規(guī)定。A主存中讀取一個指令字的最短時間 B主存中讀取一個數(shù)據(jù)字的最長時間C主存中寫入一個數(shù)據(jù)字的平均時間 D主存中取一個數(shù)據(jù)字的平均時間4. 微程序控制器中，機器指令與微指令的關系是_。A每一條機器指令由一般微指令編成的微程序來解釋執(zhí)行B每一條機器指令由一條微指令來執(zhí)行C一段機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干條機器指令組成5. 指令周期是指_。ACPU從主存取出一條指令的時間 BCPU執(zhí)行一條指令的時間 CCPU從主存取出一條指令加上執(zhí)行這條指令的時間 D時鐘周期時間6. 中斷向量地址是_。A子程序入口地址 B中斷服務

31、例行程序入口地址C中斷服務例行程序入口地址的指示器 D中斷返回地址7. CPU主要包括_。A.控制器 B.控制器、 運算器、cache C.運算器和主存 D.控制器、ALU和主存1. 下列寄存器中，匯編語言程序員可見的是（） A.存儲器地址寄存器(MAR)B.程序計數(shù)器(PC)C.存儲區(qū)數(shù)據(jù)寄存器(MDR)D.指令寄存器(IR)5. 在一條無條件跳轉指令的指令周期內，PC的值被修改（）次 A.1B.2C.3D.無法確定 7.以下關于計算機系統(tǒng)中的概念，正確的是（）。 .CPU中不包含地址譯碼器 .CPU中程序計數(shù)器中存放的是操作數(shù)地址 .CPU中決定指令執(zhí)行順序的是程序計數(shù)器.在CPU中狀態(tài)寄

32、存器對用戶是完全透明的A. 、B. 、 C. 、 D. 、 8.計算機工作的最小時間周期是（）。 A. 時鐘周期B. 指令周期 C. CPU周期D. 工作脈沖9.由于CPU內部操作速度較快，而CPU訪問一次存儲器的時間較長，因此機器周期通常由 （）來確定。 A.指令周期  B.存取周期   C.間址周期   D.中斷周期  10. 計算機的執(zhí)行速度與（）有關。 A.主頻 B.主頻、平均機器周期   C.主頻、平均機器周期 和平均指令周期 

33、0; D.都不對  11.硬布線控制器與微程序控制器相比（）。 A. 硬布線控制器的時序系統(tǒng)比較簡單 B. 微程序控制器的時序系統(tǒng)比較簡單 C. 兩者的時序系統(tǒng)復雜程度相同 D. 可能是硬布線控制器的時序系統(tǒng)比較簡單，也可能是微程序控制器的時序系統(tǒng)比較簡單 12. 微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個控制信號稱（ ）  A微程序  B微指令  C微操作   D微命令  13.下列描述流水CPU基本概念正確的句子是（）。 A. 流水CPU是以空間并行性為原理構造的處理器 B. 流水CPU一

34、定是RISC機器 C. 流水CPU一定是多媒體CPUD. 流水CPU是一種非常經濟而實用的時間并行技術14.某計算機的指令流水線由四個功能段組成，指令流經各功能段的時間（忽略各功能段之間的 緩存時間）分別是90ns、80ns、70ns和60ns，則該計算機的CPU時鐘周期至少是 （）。   A90ns  B.80ns  C.70ns  D.60ns15.說明指令周期、機器周期、時鐘周期之間的關系。答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示；CPU周期也稱為機

35、器周期；而一個CPU周期又包含若干個時鐘周期（也稱節(jié)拍脈沖或T周期）。16.CPU結構如圖所示，其中一個累加寄存器AC，一個狀態(tài)條件寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標明圖中四個寄存器的名稱。(2) 簡述指令從主存取到控制器的數(shù)據(jù)通路。(3) 數(shù)據(jù)在運算器和主存之間進行存/取訪問的數(shù)據(jù)通路。答：（1）a為數(shù)據(jù)緩沖寄存器DR，b為指令寄存器IR，c為主存地址寄存器AR，d為程序計數(shù)器PC；（2）PCAR主存 緩沖寄存器DR 指令寄存器IR 操作控制器（3）存儲器讀：M DR ALU AC 存儲器寫：AC DR M17.舉出三種中斷向量產生的方法。

36、答：（1）由編碼電路直接產生；（2）由硬件產生一個“偏移量”再加上CPU某寄存器里存放的基地址；（3）向量地址轉移法：由優(yōu)先級編碼電路產生對應的固定地址碼，其地址中存放的是轉移指令通過轉移指令可以轉入設備各自的中斷服務程序入口。18.用時空圖法證明流水CPU比非流水CPU具有更高的吞吐率。解： S1 S2 S3 S4WBEXIDIF 入 (a)指令周期流程圖C4.1時空圖法：假設指令周期包含四個子過程：取指令（IF）、指令譯碼（ID）、 執(zhí)行運算（EX）、結果寫回（WB），每個子過程稱為過程段（Si），這樣，一個流水線由一系列串連的過程段組成。在統(tǒng)一時鐘信號控制下，數(shù)據(jù)從一個過程段流向相鄰的過

37、程段。 圖C4.1（b）表示非流水CPU的時空圖。由于上一條指令的四個子過程全部執(zhí)行完畢后才能開始下一條指令，因此每隔4個單位時間才有一個輸出結果，即一條指令執(zhí)行結束。 圖C4.1（c）表示流水CPU的時空圖。由于上一條指令與下一條指令的四個過程在時間上可以重疊執(zhí)行，因此，當流水線滿載時，每一個單位時間就可以輸出一個結果，即執(zhí)行一條指令。 比較后發(fā)現(xiàn)：流水CPU在八個單位時間中執(zhí)行了5條指令，而非流水CPU僅執(zhí)行2條指令，因此流水CPU具有更強大的數(shù)據(jù)吞吐能力。19.指令和數(shù)據(jù)均存放在內存中，CPU如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)？答：從時間上講，取指令時間發(fā)生在“取指周期”，取數(shù)據(jù)事

38、件發(fā)生在“執(zhí)行周期”。從空間上講，從內存讀出指令流流向控制器（指令寄存器），從內存讀出數(shù)據(jù)流流向運算器（通用寄存器）。20.CPU響應中斷應具備哪些條件？解：(1)在CPU內部設置的中斷屏蔽觸發(fā)器必須是開放的。(2)外設有中斷請求時，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。(3)外設（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設中斷請求送至CPU。(4)當上述三個條件具備時，CPU在現(xiàn)行指令結束的最后一個狀態(tài)周期響應中斷。答：四條件：（1）有中斷請求INTR；（2）CPU允許中斷（IF=1）；（3）無DMA請求DMAR;（4）一條指令執(zhí)行結束。第六章 總線1. 同步控制是_。A

39、只適用于CPU控制的方式 B只適用于外圍設備控制的方式C由統(tǒng)一時序信號控制的方式 D所有指令控制時間都相同的方式 2. 異步控制常用于_作為其主要控制方式。A在單總線結構計算機中訪問主存與外圍設備時 B微型機的CPU控制中C組合邏輯控制的CPU中 D微程序控制器中3. 從信息流的傳送效率來看，_工作效率最低。A三總線系統(tǒng)吞吐量最強 B單總線系統(tǒng) C雙總線系統(tǒng) D多總線系統(tǒng)4. 系統(tǒng)總線中地址線的功能是_。A. 用于選擇主存單元地址 B. 用于選擇進行信息傳輸?shù)脑O備C. 用于選擇外存地址 D. 用于指定主存和I/O設備接口電路的地址5. 多總線結構的計算機系統(tǒng)采用_方法，對提高系統(tǒng)的吞吐率最有效

40、。A多口存儲器 B提高主存的速度 C交叉編址多模存儲器 D高速緩沖存儲器6.在總線上，同一時刻（）。 A. 只能有一個主設備控制總線傳輸操作 B. 只能有一個從設備控制總線傳輸操作 C. 只能有一個主設備和一個從設備控制總線傳輸操作 D. 可能有多個主設備控制總線傳輸操作 7.系統(tǒng)總線是用來連接（）。 A.寄存器和運算器部件B. 運算器和控制器部件C.CPU、主存和外部設備D.接口和外部設備 8.在某計算機系統(tǒng)中，各個主設備得到總線使用權的機會基本相等，則該系統(tǒng)采用的總線判優(yōu)控制方式可能是（）。 .鏈路查詢方式.計數(shù)器定時查詢方式.獨立請求方式 A. 只能，其余都不可能B. 和都有可能，不可能

41、 C. 只能，其余都不可能D. 、都有可能 9.下列選項中的英文縮寫均為總線標準的是（）A. PCI、CRT、USB、EISA   B. ISA、CPI、VESA、EISA C. ISA、SCSI、RAM、MIPS   D. ISA、EISA、PCI、PCI-Express10.下列總線標準中是串行總線的是 （）  A.PCIB.USBC.EISA D.ISA11.下列不屬于計算機局部總線的是（）。 A. VESAB. PCIC. AGPD. ISA系統(tǒng)總線12.下列關于USB總線特征的描述中，錯誤的是（）A. 可實現(xiàn)外設的

42、即插即用和熱插拔  B. 可通過級聯(lián)方式連接多級外設 C. 是一種通信總線，可連接不同外設 D. 同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高 13. 為了解決多個A._主設備_同時競爭總線B._控制權_，必須具有C.總線仲裁_部件。14.總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，畫出讀數(shù)據(jù)的同步時序圖。答：分五個階段：總線請求，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯誤報告）。時序圖： 圖C3.315.說明總線結構對計算機系統(tǒng)性能的影響。答：（1）最大存儲容量單總線系統(tǒng)中，最大內存容量必須小于由計算機字長所決定的可能的地址總線。雙總線系統(tǒng)中，存儲容量不會受到外圍設

43、備數(shù)量的影響（2）指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/O指令系統(tǒng)單總線系統(tǒng)，訪問內存和I/O使用相同指令（3）吞吐量總線數(shù)量越多，吞吐能力越大16.某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個時鐘周期，總線時鐘頻率為33MHz，求總線帶寬是多少？解：設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個周期傳送的數(shù)據(jù)量用D表示，根據(jù)總線帶寬定義，有：Dr = D/T = D×f = 4B×33×106/s = 132MB/s17.何謂“總線仲裁”？一般采用何種策略進行仲裁，簡要說明它們的應用環(huán)境。解：連接到總線上的功能模塊有主動和被動兩

44、種形態(tài)。主方可以啟動一個總線周期，而從方只能響應主方的請求。每次總線操作，只能有一個主方占用總線控制權，但同一時間里可以有一個或多個從方。除CPU模塊外，I/O功能模塊也可以提出總線請求。為了解決多個主設備同時競爭總線控制權，必須具有總線仲裁部件，以某種方式選擇其中一個主設備作為總線的下一次主方。一般來說，采用優(yōu)先級或公平策略進行仲裁。在多處理器系統(tǒng)中對CPU模塊的總線請求采用公平原則處理，而對I/O模塊的總線請求采用優(yōu)先級策略。18.試畫出三總線系統(tǒng)的結構圖。答：I/O接口I/O接口IOP（通道）CPU三總線結構如下圖所示：系統(tǒng)總線內存中線內存內存總線 I/O總線圖C1.2第七章 輸入/輸出

45、系統(tǒng)1.在集中式總線仲裁中,_方式對電路故障最敏感。A. 鏈式查詢 B. 計數(shù)器定時查詢C. 獨立請求 2.周期挪用方式多用于_方式的輸入輸出中。A. DMA B. 中斷C. 程序傳送 D. 通道3. CRT的顏色數(shù)為256色，則刷新存儲器每個單元的字長是_。A256位 B16位 C8位 D7位4. 當采用_對設備進行編址情況下，不需要專門的I/O指令組。A統(tǒng)一編址法 B單獨編址法 C兩者都是 D兩者都不是5. 計算機的外圍設備是指_。A輸入/輸出設備 B外存儲器 C遠程通信設備 D除了CPU和內存以外的其它設備6. CRT的分辨率為1024×1024像素，像素顏色數(shù)為256，則刷新

46、存儲器的容量是_。A512KB B1MB C256KB D2MB7. 下述I/O控制方式中，主要由程序實現(xiàn)的是_。A. PPU(外圍處理機)方式 B. 中斷方式 C. DMA方式 D. 通道方式8. 采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用_的時間。A. 一個指令周期 B. 一個機器周期 C. 一個時鐘周期 D. 一個存儲周期9. PCI總線采用A._集中式_仲裁方式，每一個PCI設備都有獨立的總線請求和總線授權兩條信號線與B._中央仲裁器_相連。10. 直接內存訪問（DMA）方式中，DMA控制器從CPU完全接管對A._總線_的控制，數(shù)據(jù)交換不經過CPU,而直接在內存和B._I/O設備_

47、之間進行。11、說明程序查詢方式與中斷方式各自的特點答：程序查詢方式，數(shù)據(jù)在CPU和外圍設備之間的傳送完全靠計算機程序控制，優(yōu)點是硬件結構比較簡單，缺點是CPU效率低，中斷方式是外圍設備用來“主動”通知CPU，準備輸入輸出的一種方法，它節(jié)省了CPU時間，但硬件結構相對復雜一些12.什么是刷新存儲器？其存儲容量與什么因素有關？答：為了不斷提供刷新圖像的信號，必須把一幀圖像信息存儲在刷新存儲器，也叫視頻存儲器。其存儲容量由圖像灰度級決定。分辨率越高，灰度級越多，刷新存儲器容量越大。13.外圍設備的I/O控制方式分哪幾類？各具什么特點？答：外圍設備的I/O控制方式分類及特點：（1） 程序查詢方式：C

48、PU的操作和外圍設備的操作能夠同步，而且硬件結構比較簡單（2） 程序中斷方式：一般適用于隨機出現(xiàn)的服務，且一旦提出要求應立即進行，節(jié)省了CPU的時間，但硬件結構相對復雜一些。（3） 直接內存訪問（DMA）方式：數(shù)據(jù)傳輸速度很高，傳輸速率僅受內存訪問時間的限制。需更多硬件，適用于內存和高速外設之間大批交換數(shù)據(jù)的場合。（4） 通道方式：可以實現(xiàn)對外設的統(tǒng)一管理和外設與內存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（5） 外圍處理機方式：通道方式的進一步發(fā)展，基本上獨立于主機工作，結果更接近一般處理機。14.某刷新存儲器所需的帶寬為160MB/S。實際工作時，顯示適配器的幾個功能部分要爭用刷存的帶

49、寬。假定總帶寬的50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。問刷存總帶寬應為多少？為達到這樣的刷存帶寬，應采取何種技術措施？答：刷存總帶寬=160MB/S*100/50=320MB/S為達到這樣高的刷存帶寬，可采用如下技術措施：使用高速DRAM芯片組成刷存；刷存采用多體交錯結構；刷存內置顯示控制器的內部總線寬度，由32位提高到64位，甚至到128位；刷存采用雙端口存儲器結構，將刷新端口與更新端口分開。15. 何謂CRT的顯示分辨率、灰度級？答：分辨率是指顯示器所能顯示的像素個數(shù)，像素個數(shù)越密，分辨率越高，圖像越清晰。灰度級是指顯示器所顯示的像素點亮度的差別。顯示器的灰度級越多，顯示的圖像層次就越豐富逼真。