計算機組成原理第三章課件白中英版

《計算機組成原理第三章課件白中英版》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理第三章課件白中英版（103頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、3.1 存 儲 器 概 述3.2 隨 機 讀 寫 存 儲 器3.3 只 讀 存 儲 器 和 閃 速 存 儲 器 3.4 高 速 存 儲 器3.5 cache存 儲 器 3.6 虛 擬 存 儲 器3.7 存 儲 保 護 第 3章 存 儲 系 統(tǒng) 3.1 存 儲 器 概 述v存 儲 器 的 兩 大 功 能 ： 1、 存 儲 （ 寫 入 Write） 2、 取 出 （ 讀 出 Read）v三 項 基 本 要 求 ： 1、 大 容 量 2、 高 速 度 3、 低 成 本 3.1 存 儲 器 概 述v概 念1、 基 本 存 儲 單 元 ： 存 儲 一 位 （ bit） 二 進 制 代碼 的 存 儲 元

2、件 稱 為 基 本 存 儲 單 元 （ 或 存 儲 元 ）2、 存 儲 單 元 ： 主 存 中 最 小 可 編 址 的 單 位 ， 是CPU對 主 存 可 訪 問 操 作 的 最 小 單 位 。3、 存 儲 器 ： 多 個 存 儲 單 元 按 一 定 規(guī) 則 組 成 一個 整 體 。 3.1.1 存 儲 器 的 分 類1. 按 存 儲 介 質(zhì) 分 類2. 按 存 取 方 式 分 類3. 按 存 儲 器 的 讀 寫 功 能 分 類4. 按 信 息 的 可 保 存 性 分 類5. 按 在 計 算 機 系 統(tǒng) 中 的 作 用 分 類 3.1.1 存 儲 器 分 類半 導(dǎo) 體 存 儲 器 ： 用 半

3、導(dǎo) 體 器 件 組 成 的 存 儲 器磁 表 面 存 儲 器 ： 用 磁 性 材 料 做 成 的 存 儲 器 按 存 儲 介 質(zhì) 分 按 存 儲 方 式 分 隨 機 存 儲 器 ： 任 何 存 儲 單 元 的 內(nèi) 容 都 能 被 隨 機 存 取 ，且 存 取 時 間 和 存 儲 單 元 的 物 理 位 置 無 關(guān)順 序 存 儲 器 ： 只 能 按 某 種 順 序 來 存 取 ， 存 取 時 間 和 存儲 單 元 的 物 理 位 置 有 關(guān) 按 存 儲 器 的 讀 寫 功 能 分 ： ROM， RAM 按 信 息 的 可 保 存 性 分 ： 非 永 久 記 憶 ， 永 久 記 憶 按 在 計 算

4、 機 系 統(tǒng) 中 的 作 用 分 ：主 存 、 輔 存 、 高 速 緩 存 、 控 制 存 儲 器 計 算 機 組 成 原 理 6 3.1.2 存 儲 器 的 分 級 結(jié) 構(gòu) 示 意 圖虛 擬 存 儲 器 v寄 存 器微 處 理 器 內(nèi) 部 的 存 儲 單 元v高 速 緩 存 （ Cache）完 全 用 硬 件 實 現(xiàn) 主 存 儲 器 的 速 度 提 高v主 存 儲 器存 放 當(dāng) 前 運 行 程 序 和 數(shù) 據(jù) ， 采 用 半 導(dǎo) 體 存 儲 器 構(gòu)成v輔 助 存 儲 器磁 記 錄 或 光 記 錄 方 式磁 盤 或 光 盤 形 式 存 放 可 讀 可 寫 或 只 讀 內(nèi) 容以 外 設(shè) 方 式

5、連 接 和 訪 問 計 算 機 組 成 原 理 8 3.1.3 主 存 儲 器 的 技 術(shù) 指 標(biāo)l 存 儲 容 量主 存 存 儲 容 量 ： 以 字 節(jié) B（ Byte） 為 基 本 單 位半 導(dǎo) 體 存 儲 器 芯 片 ： 以 位 b （ Bit） 為 基 本 單 位存 儲 容 量 以 210 1024規(guī) 律 表 達 KB， MB， GB和 TB廠 商 常 以 103 1000規(guī) 律 表 達 KB， MB， GB和 TBl 存 取 時 間 （ 訪 問 時 間 ）發(fā) 出 讀 /寫 命 令 到 數(shù) 據(jù) 傳 輸 操 作 完 成 所 經(jīng) 歷 的 時 間l 存 取 周 期兩 次 存 儲 器 訪 問

6、所 允 許 的 最 小 時 間 間 隔存 取 周 期 大 于 等 于 存 取 時 間l 存 儲 器 帶 寬 （ 數(shù) 據(jù) 傳 輸 速 率 ）單 位 時 間 里 存 儲 器 所 存 取 的 信 息 量 計 算 機 組 成 原 理 9 3.2 隨 機 讀 寫 存 儲 器l SRAM（ 靜 態(tài) RAM： Static RAM）以 觸 發(fā) 器 為 基 本 存 儲 單 元不 需 要 額 外 的 刷 新 電 路速 度 快 ， 但 集 成 度 低 ， 功 耗 和 價 格 較 高l DRAM（ 動 態(tài) RAM： Dynamic RAM）以 單 個 MOS管 為 基 本 存 儲 單 元要 不 斷 進 行 刷 新

7、（ Refresh） 操 作集 成 度 高 、 價 格 低 、 功 耗 小 ， 但 速 度 較 SRAM慢 計 算 機 組 成 原 理 10 3.2.1 SRAM存 儲 器l 6個 開 關(guān) 管 組 成 一 個 存 儲 元 ， 存 儲 一 位 信 息l N(=1/4/8/16/32)個 存 儲 元 組 成 一 個 存 儲 單 元l 存 儲 器 芯 片 的 大 量 存 儲 單 元 構(gòu) 成 存 儲 體l 存 儲 器 芯 片 結(jié) 構(gòu) ：存 儲 單 元 數(shù) 每 個 存 儲 單 元 的 數(shù) 據(jù) 位 數(shù) 2M N 芯 片 的 存 儲 容 量l M 芯 片 地 址 線 的 個 數(shù)l N 數(shù) 據(jù) 線 的 個 數(shù)

8、 舉 例存 儲 結(jié) 構(gòu) 2K 816K位 存 儲 容 量11個 地 址 引 腳 8個 數(shù) 據(jù) 引 腳 計 算 機 組 成 原 理 11 SRAM的 控 制 信 號l 片 選 （ CS*或 CE*）片 選 有 效 ， 才 可 以 對 芯 片 進 行 讀 /寫 操 作無 效 時 ， 數(shù) 據(jù) 引 腳 呈 現(xiàn) 高 阻 狀 態(tài) ， 并 可 降 低 功 耗 l 讀 控 制 （ OE*）芯 片 被 選 中 有 效 ， 數(shù) 據(jù) 輸 出 到 數(shù) 據(jù) 引 腳對 應(yīng) 存 儲 器 讀 MEMR*l 寫 控 制 （ WE*）芯 片 被 選 中 的 前 提 下 ， 若 有 效 ， 將 數(shù) 據(jù) 寫 入對 應(yīng) 存 儲 器 寫

9、 MEMW* SRAM 2114 計 算 機 組 成 原 理 12 靜 態(tài) MOS存 儲 器l 基 本 存 儲 元 6管 靜 態(tài) MOS存 儲 元A、 電 路 圖 ：由 兩 個 MOS反 相 器 交 叉 耦 合 而 成 的 雙 穩(wěn) 態(tài) 觸 發(fā) 器 。 BAT5 T4T3T1 T2 T6BS0 V BS1讀 /寫 “ 0” 讀 /寫 “ 1”位 /讀 出 線 位 /讀 出 線字 線 6管 MOS存 儲 電 路 計 算 機 組 成 原 理 13讀 /寫 “ 0” BAT2 T5T4T0 T1I/O I/OT7T6 T3BS0 V BS1讀 /寫 “ 1”位 /讀 出 線 位 /讀 出 線 Y選 擇

10、 線 X選 擇 線 6管 雙 向 選 擇 MOS存 儲 電 路 基 本 存 儲 元 6管 雙 向 選 擇 MOS存 儲 元在 縱 向 一 列 上 的 6管 存 儲 元 共 用 一 對 Y選 擇 控 制 管 T6 、T7 ， 這 樣 存 儲 體 管 子 增 加 不 多 ， 但 是 雙 向 地 址 譯 碼 選 擇 ，因 為 對 選 擇 線 選 中 的 一 列 只 是 一 對 控 制 管 接 通 ， 只 有 X選擇 線 也 被 選 中 ， 該 位 才 被 重 合 選 中 。 計 算 機 組 成 原 理 14 靜 態(tài) MOS存 儲 器基 本 存 儲 元 6管 靜 態(tài) MOS存 儲 元B、 存 儲 元

11、的 工 作 原 理 寫 操 作 。 在 字 線 上 加 一 個 正 電 壓 的 字 脈 沖 ， 使 T2 、 T3 管 導(dǎo) 通 。若 要 寫 “ 0” ， 無 論 該 位 存 儲 元 電 路 原 存 何 種 狀 態(tài) ， 只 需 使 寫“ 0” 的 位 線 BS0 電 壓 降 為 地 電 位 （ 加 負 電 壓 的 位 脈 沖 ） ， 經(jīng)導(dǎo) 通 的 2 管 ， 迫 使 節(jié) 點 的 電 位 等 于 地 電 位 ， 就 能 使 1 管截 止 而 0 管 導(dǎo) 通 。 寫 入 1， 只 需 使 寫 1的 位 線 BS1 降 為 地 電 位 ，經(jīng) 導(dǎo) 通 的 T3 管 傳 給 節(jié) 點 ， 迫 使 T0 管

12、 截 止 而 T1 管 導(dǎo) 通 。寫 入 過 程 是 字 線 上 的 字 脈 沖 和 位 線 上 的 位 脈 沖 相 重 合 的 操 作過 程 。 計 算 機 組 成 原 理 15 靜 態(tài) MOS存 儲 器基 本 存 儲 元 6管 靜 態(tài) MOS存 儲 元B、 存 儲 元 的 工 作 原 理 讀 操 作 。只 需 字 線 上 加 高 電 位 的 字 脈 沖 ， 使 T2 、 T3 管 導(dǎo) 通 ， 把 節(jié)點 A、 B分 別 連 到 位 線 。 若 該 位 存 儲 電 路 原 存 “ 0” ， 節(jié) 點 是低 電 位 ， 經(jīng) 一 外 加 負 載 而 接 在 位 線 0 上 的 外 加 電 源 ， 就

13、 會產(chǎn) 生 一 個 流 入 BS0 線 的 小 電 流 （ 流 向 節(jié) 點 經(jīng) T0 導(dǎo) 通 管 入地 ） 。 “ 0” 位 線 上 BS0 就 從 平 時 的 高 電 位 下 降 一 個 很 小 的電 壓 ， 經(jīng) 差 動 放 大 器 檢 測 出 “ ” 信 號 。若 該 位 原 存 “ 1” ， 就 會 在 “ 1” 位 線 BS 1 中 流 入 電 流 ， 在 BS1 位 線 上 產(chǎn) 生 電 壓 降 ， 經(jīng) 差 動 放 大 器 檢 測 出 讀 “ 1” 信 號 。讀 出 過 程 中 ， 位 線 變 成 了 讀 出 線 。 讀 取 信 息 不 影 響 觸 發(fā) 器原 來 狀 態(tài) ， 故 讀 出

14、 是 非 破 壞 性 的 讀 出 。 若 字 線 不 加 正 脈 沖 ， 說 明 此 存 儲 元 沒 有 選 中 ， T2 ， T3 管 截 止 ，A、 B結(jié) 點 與 位 讀 出 線 隔 離 ， 存 儲 元 存 儲 并 保 存 原 存 信 息 。 計 算 機 組 成 原 理 16 計 算 機 組 成 原 理 17 靜 態(tài) MOS存 儲 器l RAM結(jié) 構(gòu) 與 地 址 譯 碼 字 結(jié) 構(gòu) 或 單 譯 碼 方 式（ 1） 結(jié) 構(gòu) ： (A) 存 儲 容 量 = 行 b列 ； (B) 陣 列 的 每 一 行 對 應(yīng) 一 個 字 ， 有 一 根 公 用 的 字 選 擇 線 ； (C) 每 一 列 對

15、應(yīng) 字 線 中 的 一 位 ， 有 兩 根 公 用 的 位 線 BS0 與 BS1 。 (D) 存 儲 器 的 地 址 不 分 組 ， 只 用 一 組 地 址 譯 碼 器 。（ 2） 字 結(jié) 構(gòu) 是 2度 存 儲 器 ： 只 需 使 用 具 有 兩 個 功 能 端 的 基 本 存 儲 電 路 ： 字線 和 位 線（ 3） 優(yōu) 點 ： 結(jié) 構(gòu) 簡 單 ， 速 度 快 ： 適 用 于 小 容 量 M （ 4） 缺 點 ： 外 圍 電 路 多 、 成 本 昂 貴 ， 結(jié) 構(gòu) 不 合 理 結(jié) 構(gòu) 。 計 算 機 組 成 原 理 18 靜 態(tài) MOS存 儲 器地 址 寫 選 通b7讀 出 寫 入讀 選

16、通A3 A2A1A0 字 線W15W1W0 BS1BS0 字 結(jié) 構(gòu) 或 單 譯 碼 方 式 的 RAM 16選 1地址譯碼器 FFFFFFFFFFFFFFFFFF 讀 寫 電 路讀 寫 電 路讀 寫 電 路 ： ： b1 讀 出寫 入 b0 讀 出寫 入 計 算 機 組 成 原 理 19 靜 態(tài) MOS存 儲 器l RAM結(jié) 構(gòu) 與 地 址 譯 碼 位 結(jié) 構(gòu) 或 雙 譯 碼 方 式l （ 1） 結(jié) 構(gòu) ： (A) 容 量 ： N（ 字 ） b（ 位 ） 的 RAM， 把 每 個 字 的 同 一 位 組 織 在 一 個存 儲 片 上 ， 每 片 是 N 1； 再 把 b 片 并 列 連 接

17、， 組 成 一 個 N b的 存 儲 體 ， 就構(gòu) 成 一 個 位 結(jié) 構(gòu) 的 存 儲 器 。 (B) 在 每 一 個 N 1存 儲 片 中 ， 字 數(shù) 被 當(dāng) 作 基 本 存 儲 電 路 的 個 數(shù) 。若 把 N n 個 基 本 存 儲 電 路 排 列 成 Nx行 與 Ny列 的 存 儲 陣 列 ， 把 CPU送 來 的 n位 選 擇 地 址 按 行 和 列 兩 個 方 向 劃 分 成 n x 和 ny 兩 組 ， 經(jīng) 行 和 列 方 向 譯 碼 器 ，分 別 選 擇 驅(qū) 動 行 線 與 列 線 。 (C) 采 用 雙 譯 碼 結(jié) 構(gòu) ， 可 以 減 少 選 擇 線 的 數(shù) 目 。 （ 2）

18、 優(yōu) ： 驅(qū) 動 電 路 節(jié) 省 ， 結(jié) 構(gòu) 合 理 ， 適 用 于 大 容 量 存 儲 器 。 計 算 機 組 成 原 理 20 靜 態(tài) MOS存 儲 器 Y1 Y64X64 X1A 5A4A3A2A1A0 位 結(jié) 構(gòu) 雙 譯 碼 方 式 的 RAM X地 址譯 碼 64, 1 64, 64 1, 64 1, 1 I/O Y地 址 譯 碼A6 A7 A8 A9 A10 A11 計 算 機 組 成 原 理 21 靜 態(tài) MOS存 儲 器l 用 靜 態(tài) MOS存 儲 片 組 成 RAM 位 擴 展 法 ： 例 如 ： 用 8 的 RAM存 儲 芯 片 ， 組 成 8K 8位 的 存 儲 器 ，

19、按 8位 m 1的 關(guān) 系 來 確 定 位 擴 展 所 需 要 的 芯 片 數(shù) 。 共 需 8片 ， 每 一 芯 片 的 數(shù) 據(jù) 線分 別 接 到 數(shù) 據(jù) 總 線 的 相 應(yīng) 位 。 字 擴 展 法 ： 字 擴 展 ： 字 向 擴 展 而 位 數(shù) 不 變 ， 將 芯 片 的 地 址 線 、 數(shù) 據(jù) 線 、 讀 寫 控 制線 并 聯(lián) ， 而 由 片 選 信 號 來 區(qū) 分 各 片 地 址 。 例 如 ： 用 16k 8位 的 芯 片 采 用 字 擴 展 法 組 成 64k 8位 的 存 儲 器 ： 4個 芯片 。 地 址 分 配 ： 地 址 總 線 低 位 地 址 A 0 A13與 各 芯 片

20、的 14位 地 址 端 相 連 ， 而高 兩 位 的 地 址 A14、 A15經(jīng) 2： 4譯 碼 器 和 4個 芯 片 的 片 選 端 CE相 連 。 計 算 機 組 成 原 理 22 靜 態(tài) MOS存 儲 器l 用 靜 態(tài) MOS存 儲 片 組 成 RAMl 字 位 同 時 擴 展 法 ：一 個 存 儲 器 的 容 量 假 定 為 M N位 ， 若 使 用 l k位 的 芯 片 （ l M,k N） 需要 在 字 向 和 位 向 同 時 進 行 擴 展 。 此 時 共 需 要 （ M l） （ N k） 個 存儲 器 芯 片 。 其 中 ， M l表 示 把 M N的 空 間 分 成 （ M

21、 l） 個 部 分 （ 稱 為 頁 或 區(qū) ） ，每 頁 （ N k） 個 芯 片 。 地 址 分 配 ： （ A） 用 log 2 l位 表 示 低 位 地 址 ： 用 來 選 擇 訪 問 頁 內(nèi) 的 l個 字 （ B） 用 log2（ M l） 位 表 示 高 位 地 址 ： 用 來 經(jīng) 片 選 譯 碼 器 產(chǎn) 生 片選 信 號 。 CPU對 存 儲 器 進 行 讀 /寫 操 作 ， 首 先 由 地 址 總線 給 出 地 址 信 號 ， 然 后 要 對 存 儲 器 發(fā) 出 讀 操 作 或?qū)?操 作 的 控 制 信 號 ， 最 后 在 數(shù) 據(jù) 總 線 上 進 行 信 息交 流 。 所 以 ，

22、 存 儲 器 與 CPU之 間 ， 要 完 成 : 地 址 線 的 連 接 ； 數(shù) 據(jù) 線 的 連 接 ； 控 制 線 的 連 接 。 存 儲 器 芯 片 的 容 量 是 有 限 的 ,為 了 滿 足 實 際 存儲 器 的 容 量 要 求 ， 需 要 對 存 儲 器 進 行 擴 展 。存 儲 器 與 CPU連 接 8K 1位 擴 展 組 成 的 8K 8 RAM 8 7 6 5 4 3 2 8k 1 中 央處 理 器 CPU A0 A12 D0 : : D7 位 擴 展 法 ： 只 加 長 每 個 存 儲 單 元 的 字 長 ，而 不 增 加 存 儲 單 元 的 數(shù) 量 演 示 A15 A14

23、CPU A0 A13 WE D0D7 2:4譯 碼 器 CE16K 8WE CE16K 8WE CE16K 8WE CE16K 8WE16K 8字 擴 展 法 組 成 64K 8 RAM 11100100字 擴 展 法 ： 僅 增 加 存 儲 單 元 的 數(shù) 量 ， 而 各單 元 的 位 數(shù) 不 變 演 示 字 位 同 時 擴 展 ： 2114存 儲 芯 片 1K 4擴 展 成 2K 8存 儲 器 D4-D7 D3-D0 A0 A1 A9 WE CPU A10 2114CS R/W 2114CS R/W 2114CS R/W 2114CS R/W 字 位 同 時 擴 展 法 ： 既 增 加 存

24、 儲 單 元 的 數(shù) 量 ，也 加 長 各 單 元 的 位 數(shù) 存 儲 器 系 統(tǒng) 的 存 儲 容 量 ： M N位使 用 芯 片 的 存 儲 容 量 ： L K位 (L M， K N)需 要 存 儲 器 芯 片 個 數(shù) ： (M N)/(L K)例 ： 利 用 2K 4位 的 存 儲 芯 片 ， 組 成 16K 8位 的 存儲 器 ， 共 需 要 多 少 塊 芯 片 ？ 解 ： （ 16K 8） /（ 2K 4） 8 2 16即 ： 共 需 16塊 芯 片 。 (既 需 要 位 擴 展 ， 又 需 要 字 擴 展 ）又 例 ： 利 用 1K 4位 的 存 儲 芯 片 ， 組 成 2K 8位

25、的 存儲 器 ， 共 需 要 芯 片 數(shù) ： （ 2K 8） /（ 1K 4） = 2 2=4字 、 位 同 時 擴 展 法 : 計 算 機 是 一 個 有 嚴 格 時 序 控 制 要 求 的 機 器 。 與 CPU連接 時 ,CPU的 控 制 信 號 與 存 儲 器 的 讀 、 寫 周 期 之 間 的 配合 問 題 是 非 常 重 要 的 。 注 意 : 讀 出 時 間 與 讀 周 期 是 兩 個 不 同 的 概 念 。 讀 出 時 間 ： 是 指 從 CPU給 出 有 效 地 址 開 始 ， 到 外 部 數(shù)據(jù) 總 線 上 穩(wěn) 定 地 出 現(xiàn) 所 讀 出 的 數(shù) 據(jù) 信 息 所 經(jīng) 歷 的

26、時 間 。 讀 周 期 時 間 ： 則 是 指 對 存 儲 片 進 行 兩 次 連 續(xù) 讀 操 作時 所 必 須 間 隔 的 時 間 。 顯 然 總 有 ： 讀 周 期 讀 出 時 間存 儲 器 的 讀 、 寫 周 期 ACSDOUT 地 址 有 效 地 址 失 效片 選 失 效數(shù) 據(jù) 有 效 數(shù) 據(jù) 穩(wěn) 定 高 阻 靜 態(tài) RAM (2114) 讀 時 序 tA tCO tOHAt OTD tRC片 選 有 效讀 周 期 t RC 地 址 有 效 下 一 次 地 址 有 效讀 時 間 tA 地 址 有 效 數(shù) 據(jù) 穩(wěn) 定 tCO 片 選 有 效 數(shù) 據(jù) 穩(wěn) 定OTD 片 選 失 效 輸 出

27、高 阻OHA 地 址 失 效 后 的 數(shù) 據(jù) 維 持 時 間 ACSWEDOUTD IN 靜 態(tài) RAM (2114) 寫 時 序 tWCtWtAW t DW tDH tWR寫 周 期 t WC 地 址 有 效 下 一 次 地 址 有效寫 時 間 tW 寫 命 令 WE 的 有 效 時 間tAW 地 址 有 效 片 選 有 效 的 滯 后 時 間tWR 片 選 失 效 下 一 次 地 址 有 效tDW 數(shù) 據(jù) 穩(wěn) 定 WE 失 效H WE 失 效 后 的 數(shù) 據(jù) 維 持 時 間 計 算 機 組 成 原 理 31 動 態(tài) MOS存 儲 器l 4管 動 態(tài) M0S存 儲 元 電 路在 6管 靜 態(tài)

28、 存 儲 元 電 路 中 ， 信 息 是 存 于 T0， T1管 的 柵 極 電容 上 ， 由 負 載 管 T4 ， T5 經(jīng) 外 電 源 給 T0 ， T1 管 柵 極 電 容 不斷 地 進 行 充 電 以 補 充 電 容 電 荷 。 維 持 原 有 信 息 所 需 要 的 電 荷量 。 由 于 MOS的 柵 極 電 阻 很 高 ， 柵 極 電 容 經(jīng) 柵 漏 （ 或 柵 源 ）極 間 的 泄 漏 電 流 很 小 ， 在 一 定 的 時 間 內(nèi) （ 如 2ms） ， 存 儲 的信 息 電 荷 可 以 維 持 住 。 為 了 減 少 管 子 以 提 高 集 成 度 。 可 以 去掉 補 充 電

29、 荷 的 負 載 管 和 電 源 ， 變 成 4管 動 態(tài) 存 儲 元 ： 計 算 機 組 成 原 理 32 動 態(tài) MOS存 儲 器 預(yù) 充預(yù) 充 VD CDCD VSVS VD DB T3C1C0 T1T0T2 AD BS1BS0 字 線 選 擇 4管 動 態(tài) 存 儲 電 路 計 算 機 組 成 原 理 33 動 態(tài) MOS存 儲 器l 4管 動 態(tài) M0S存 儲 元 電 路 寫 入 操 作 ： 當(dāng) 寫 入 時 ， 字 選 擇 線 加 入 高 電 平 ， 打 開 T2 、 T3 控 制 管 ， 將BS0 ， BS1 上 的 信 息 存 儲 在 T0 、 T1 管 的 柵 極 電 容 上 。

30、 當(dāng) T2 、 T3 管 截 止時 ， 靠 T0 、 T1 管 柵 極 電 容 的 存 儲 作 用 ， 在 一 定 時 間 內(nèi) ， （ 如 2ms） 可 以保 留 所 寫 入 的 信 息 。 讀 出 操 作 ： 當(dāng) 讀 出 時 ， 先 給 出 預(yù) 充 信 號 ， 于 是 電 源 就 向 位 線 的 寄 生 電 容 CD 充 電 ， 使 它 們 都 達 到 電 源 電 壓 （ CD VD ） ， 當(dāng) 字 選 擇 線 使 T2 、 T3 管 導(dǎo)通 時 ， 存 儲 的 信 息 通 過 A、 B端 向 位 線 輸 出 。 若 原 存 信 息 為 1， 則 電 容 C 1 上存 有 電 荷 ， T1 管

31、 導(dǎo) 通 而 T0 管 截 止 ， 因 此 ， 位 線 BS1 的 預(yù) 充 電 荷 經(jīng) T1 管 泄漏 ， 位 線 BS1 有 讀 出 電 流 流 過 。 經(jīng) 讀 出 放 大 電 路 鑒 別 輸 出 。 與 此 同 時 ，BS0 上 的 預(yù) 充 電 荷 CD 可 以 通 過 A點 向 C1 進 行 充 電 。 故 讀 出 過 程 也 是 刷 新過 程 。 再 生 操 作 ： “ 再 生 ” 或 “ 刷 新 ” 。 由 于 4管 存 儲 元 的 信 息 電 荷 有 泄 漏 ， 電 荷 數(shù) 不象 6管 存 儲 元 電 路 由 電 源 經(jīng) 負 載 管 源 源 不 斷 地 補 充 ， 時 間 一 長

32、就 會 丟 失 信 息 。 必 須設(shè) 法 在 外 界 按 一 定 規(guī) 律 不 斷 給 柵 極 進 行 充 電 ， 按 需 要 補 足 柵 極 的 信 息 電 荷 。 計 算 機 組 成 原 理 34 動 態(tài) MOS存 儲 器l 4管 動 態(tài) M0S存 儲 元 電 路 刷 新 過 程 ： 在 字 選 擇 線 上 加 一 個 脈 沖 就 能 實 現(xiàn) 自 動 刷 新 。顯 然 ， 只 要 定 時 給 全 部 存 儲 元 電 路 執(zhí) 行 一 遍 讀 操 作 ， 而 信息 不 向 外 輸 出 ， 那 么 就 可 以 實 現(xiàn) 動 態(tài) 存 儲 器 的 再 生 或 刷 新 。 計 算 機 組 成 原 理 35

33、 動 態(tài) MOS存 儲 器l 單 管 動 態(tài) 存 儲 元 ：為 了 進 一 步 縮 小 存 儲 器 體 積 ， 提 高 集 成 度 ， 在 大 容 量 動 態(tài) 存 儲 器 中 都采 用 單 管 動 態(tài) 存 儲 元 電 路 。 如 圖 6.20存 儲 元 由 T1和 CS構(gòu) 成 。寫 入 時 ， 字 選 擇 線 加 高 電 平 ， 使 T1管 導(dǎo) 通 ， 寫 入 信 息 由 數(shù) 據(jù) 線 D（ 位線 ） 存 入 電 容 CS中 。讀 出 時 ， 首 先 要 對 數(shù) 據(jù) 線 上 的 分 布 電 容 CD預(yù) 充 電 ， 再 加 入 字 脈 沖 ， 使 1管 導(dǎo) 通 ， CS與 CD上 電 荷 重 新

34、分 配 以 達 到 平 衡 。 根 據(jù) 動 態(tài) 平 衡 的 電 荷 數(shù) 多少 來 判 斷 原 存 信 息 是 或 ， 因 此 ， 每 次 讀 出 后 ， 存 儲 內(nèi) 容 就 被 破 壞 。 是破 壞 性 讀 出 ， 必 須 采 取 措 施 ， 以 便 再 生 原 存 信 息 。動 態(tài) MOS隨 機 存 儲 芯 片 的 組 成 大 體 與 靜 態(tài) MOS隨 機 芯 片 相 似 ， 由 存 儲 體和 外 圍 電 路 組 成 ， 但 外 圍 電 路 由 于 再 生 操 作 要 復(fù) 雜 得 多 。 計 算 機 組 成 原 理 36 動 態(tài) MOS存 儲 器 D CDCS T1 數(shù) 據(jù) 線 字 選 擇

35、線 單 管 動 態(tài) 存 儲 電 路 計 算 機 組 成 原 理 37 動 態(tài) 存 儲 器 的 刷 新 （ Refresh）刷 新 的 定 義 和 原 因1、 定 義 定 期 向 電 容 補 充 電 荷原 因 ： 動 態(tài) 存 儲 器 依 靠 電 容 電 荷 存 儲 信 息 。 平 時 無 電 源 供電 ， 時 間 一 長 電 容 電 荷 會 瀉 放 ， 需 定 期 向 電 容 補 充 電荷 ， 以 保 持 信 息 不 變 。注 意 刷 新 與 重 寫 的 區(qū) 別 l 重 寫 ： 破 壞 性 讀 出 后 重 寫 ， 以 恢 復(fù) 原 來 的 信 息l 刷 新 ： 非 破 壞 性 讀 出 的 動 態(tài)

36、M， 需 補 充 電 荷 以 保 持 原 來 的 信 息 v 2、 刷 新 周 期 從 上 次 對 整 個 存 儲 器 刷 新 結(jié) 束 時 刻 ， 到 本 次 對整 個 存 儲 器 完 成 全 部 刷 新 一 遍 為 止 的 時 間 間 隔 一 般 為 2ms， 4ms或 8msv 3、 刷 新 方 式 ： 按 行 讀 ； 集 中 式 分 散 式 異 步 式 刷 新 方 式 3872周 期 (1936s) 128周 期 (64s)4000周 期存 儲 系 統(tǒng) 周 期 tctc tc tc tc tc tc tc 在 刷 新 間 隔 內(nèi) ， 前 段 時 間 進 行 正 常 操 作 ， 不 刷 新

37、 ； 需要 刷 新 時 ， 暫 停 讀 /寫 周 期 ， 集 中 刷 新 整 個 存 儲 器 由 于 刷 新 集 中 進 行 ， 會 造 成 芯 片 “ 死 時 間 ” 過 長 ； 因為 芯 片 在 刷 新 過 程 中 ， 禁 止 了 正 常 的 讀 /寫 操 作 把 一 個 存 儲 周 期 分 為 兩 半 ， 前 半 段 時 間 用 來 讀 /寫 操作 或 維 持 信 息 ， 后 半 段 時 間 作 為 刷 新 操 作 時 間 加 長 了 系 統(tǒng) 周 期 ， 刷 新 過 于 頻 繁 v 前 兩 種 方 式 的 結(jié) 合 ， 把 刷 新 操 作 平 均 分 散 到 整 個 刷新 周 期 （ PC

38、機 采 用 的 刷 新 方 式 ）v 例 如 ： 將 6116芯 片 在 2ms內(nèi) 分 散 地 把 128行 刷 新 一 遍2000s 128 =15.625 s 15.5 s即 每 隔 15.5 s刷 新 一 行 v 說 明 1M 1位 ( 512 2048) DRAM芯 片 的 刷 新 方 法 ，刷 新 周 期 定 為 8ms【 解 】 逐 行 進 行 刷 新512行 ， 每 行 2048個 存 儲 元 同 時 進 行 刷 新 ， 整 個芯 片 在 8ms內(nèi) 進 行 512次 刷 新 操 作v集 中 刷 新在 8ms中 某 個 時 間 段 ， 連 續(xù) 進 行 512次 刷 新 操 作“ 死

39、 時 間 ” ： t0=512 T (T為 存 儲 器 讀 寫 周 期 ）v異 步 刷 新 v8ms分 成 512個 時 間 段 ， 每 隔 8ms 512 15.625s 對 芯 片 刷 新 一 次 (一 行 )， 消 除 長 時 間 的 “ 死 時 間 ” DRAM存 儲 器 的 刷 新 需 要 有 硬 件 電 路 的 支 持 ，包 括 刷 新 計 數(shù) 器 、 刷 新 /訪 存 裁 決 、 刷 新 控 制 邏 輯等 。 這 些 控 制 線 路 形 成 DRAM控 制 器 。存 儲 器 控 制 電 路 1. EDRAM芯 片 EDRAM芯 片 又 稱 增 強 型 DRAM芯 片 ， 它 在

40、DRAM芯 片 上集 成 了 一 個 SRAM實 現(xiàn) 的 小 容 量 高 速 緩 沖 存 儲 器 ， 從 而使 DRAM芯 片 的 性 能 得 到 顯 著 改 進 2.EDRAM內(nèi) 存 條 一 片 EDRAM的 容 量 為 1M 4位 ， 8片 這 樣 的 芯 片 (位擴 展 ） 可 組 成 1M 32位 的 存 儲 模 塊 。 當(dāng) 某 模 塊 被 選 中 ， 此 模 塊 的 8個 EDRAM芯 片 同 時 動作 ， 8個 4位 數(shù) 據(jù) 端 口 D3 D0同 時 與 32位 數(shù) 據(jù) 總 線 交 換數(shù) 據(jù) ， 完 成 一 次 32位 字 的 存 取3.2.4 高 性 能 的 主 存 儲 器 計

41、算 機 組 成 原 理 45 l 系 統(tǒng) RAM區(qū)地 址 最 低 端 的 640KB空 間由 DOS進 行 管 理l 顯 示 RAM區(qū)128KB主 存 空 間 保 留 給 顯 示 緩 沖 存 儲 區(qū)顯 示 RAM區(qū) 并 沒 有 被 完 全 使 用l 擴 展 ROM區(qū)I/O接 口 電 路 卡 上 的 ROMl 系 統(tǒng) ROM區(qū)ROM-BIOS程 序PC機 最 低 1MB主 存 上 位 主 存 區(qū) UMA常 規(guī) 主 存示 意 圖 計 算 機 組 成 原 理 46 計 算 機 組 成 原 理 47 ROM芯 片 的 類 型l MROM（ 掩 膜 ROM）掩 膜 工 藝 直 接 制 作l PROM（

42、一 次 性 編 程 ROM）允 許 用 戶 進 行 一 次 性 編 程l EPROM（ 可 擦 除 可 編 程 ROM）紫 外 光 擦 除 、 并 可 重 復(fù) 編 程 的 ROMl EEPROM（ 電 擦 除 可 編 程 ROM）擦 除 和 編 程 （ 擦 寫 ） 通 過 加 電 進 行l(wèi) Flash Memory（ 閃 速 存 儲 器 ）新 型 的 電 擦 除 可 編 程 ROM快 速 擦 除 整 片 或 數(shù) 據(jù) 塊 計 算 機 組 成 原 理 48 v 閃 速 存 儲 器 是 在 EPROM功 能 基 礎(chǔ) 上 增 加 了 芯片 的 電 擦 除 和 重 新 編 程 能 力v 28F256A通

43、 過 引 入 一 個 指 令 寄 存 器 來 實 現(xiàn) 這種 功 能 。 其 作 用 是 (7條 指 令 由 CPU提 供 ） (1) 保 證 TTL電 平 的 控 制 信 號 輸 入 ； (2) 在 擦 除 和 編 程 過 程 中 穩(wěn) 定 供 電 ； (3) 最 大 限 度 地 與 EPROM兼 容 。 v 28F256A是 256K(32k 8)容 量 ， 除 了 指 令 寄存 器 在 內(nèi) 的 控 制 和 定 時 邏 輯 ， 其 余 部 分 與 一 般半 導(dǎo) 體 存 儲 器 的 結(jié) 構(gòu) 相 似閃 速 存 儲 器 的 工 作 原 理 28F256A 工 作 模 式Vpp A0 A9 CE* O

44、E* WE* DQ0-DQ7只讀 讀 VPPL A0 A9 0 0 1 數(shù) 據(jù) 輸 出輸 出 禁 止 VPPL 0 1 1 三 態(tài) 輸 出等 待 VPPL 1 三 態(tài) 輸 出廠 家 代 碼 VPPL 0 V1D 0 0 0 數(shù) 據(jù) =89H器 件 代 碼 V PPL 1 V1D 0 0 0 數(shù) 據(jù) = B9H讀寫 讀 VPPH A0 A9 0 0 1 數(shù) 據(jù) 輸 出輸 出 禁 止 VPPH 0 1 1 三 態(tài) 輸 出備 用 VPPH 1 三 態(tài) 輸 出寫 VPPH A0 A9 0 1 0 數(shù) 據(jù) 輸 入 計 算 機 組 成 原 理 51 Flash Memoryl AT29C040Al 存 儲

45、 結(jié) 構(gòu) ： 512K 8l 有 19個 地 址 引 腳 A18 A0l 8個 數(shù) 據(jù) 引 腳 I/O7 I/O0l 3個 控 制 引 腳片 選 CS*輸 出 允 許 OE*寫 允 許 WE*l 扇 區(qū) （ 256字 節(jié) ） 擦 寫 l 查 詢 擦 寫 是 否 完 成 計 算 機 組 成 原 理 52 3.4.1 雙 端 口 存 儲 器 同 一 個 存 儲 器 具 有 兩 組 相 互 獨 立 的 讀 寫 控 制 線路 ,提 供 了 兩 個 相 互 獨 立 的 端 口 ， 都 可 以 對 存 儲 器中 任 何 位 置 上 的 數(shù) 據(jù) 進 行 獨 立 的 存 取 操 作3.4.2 多 模 塊 交

46、叉 存 儲 器 每 個 模 塊 各 自 以 等 同 的 方 式 與 CPU傳 送 信 息 。 連 續(xù) 地 址 分 布 在 相 鄰 的 模 塊 ， 對 連 續(xù) 字 的 成 塊傳 送 可 以 重 疊 進 行 實 現(xiàn) 流 水 線 并 行 存 取3.4.3 相 聯(lián) 存 儲 器 按 內(nèi) 容 尋 址 的 存 儲 器 把 存 儲 單 元 所 存 內(nèi) 容 的 某 一 部 分 作 為 檢 索 項 ，去 檢 索 該 存 儲 器 ， 并 對 存 儲 器 中 與 該 檢 索 項 符 合 的存 儲 單 元 內(nèi) 容 進 行 讀 出 或 寫 入 多 模 塊 交 叉 存 儲 器v 方 案 一 ： 順 序 方 式 (a) 主

47、存 地 址 被 分 成 高 n位 和 低 m位 ， 高 位 （ n） 表 示模 塊 號 ， 低 位 （ m位 ） 表 示 塊 內(nèi) 地 址 ； (b) 在 一 個 模 塊 內(nèi) ， 程 序 是 從 低 位 地 址 連 續(xù) 存 放 ； (c) 對 連 續(xù) 單 元 存 取 ， 一 般 僅 對 一 個 模 塊 操 作 (d) 特 點 ：多 模 塊 并 行 工 作易 擴 充 容 量故 障 局 部 性 。 多 模 塊 交 叉 存 儲 器 數(shù) 據(jù) 總 線 模 塊 i 模 塊 2 n-1 模 塊 0 模 塊 號 塊 內(nèi) 地 址 MAR m 位 n 位 并 行 多 模 塊 存 儲 器 結(jié) 構(gòu) 框 圖. 多 模 塊

48、 交 叉 存 儲 器v 方 案 二 ： 交 叉 方 式 (a) 主 存 地 址 被 分 成 高 n位 和 低 m位 ， 低 位 （ m位 ）表 示 模 塊 號 ， 高 位 （ n） 表 示 塊 內(nèi) 地 址 ； (b) 各 模 塊 間 采 用 多 模 塊 交 叉 編 址 ； (c) 對 連 續(xù) 單 元 存 取 ， 則 多 個 模 塊 并 行 工 作 (d) 特 點 ：多 模 塊 并 行 工 作 ， 速 度 快不 易 擴 展故 障 全 局 性 。 多 模 塊 交 叉 存 儲 器 模 塊 i 模 塊 2 n-1 模 塊 0 塊 內(nèi) 行 地 址 模 塊 號 MAR n 位 m 位 多 模 塊 交 叉

49、存 取 存 儲 器 結(jié) 構(gòu) 框 圖. 數(shù) 據(jù) 總 線 3.4.1 雙 端 口 存 儲 器 同 一 個 存 儲 器 具 有 兩 組 相 互 獨 立 的 讀 寫 控 制 線路 ,提 供 了 兩 個 相 互 獨 立 的 端 口 ， 都 可 以 對 存 儲 器中 任 何 位 置 上 的 數(shù) 據(jù) 進 行 獨 立 的 存 取 操 作3.4.2 多 模 塊 交 叉 存 儲 器 每 個 模 塊 各 自 以 等 同 的 方 式 與 CPU傳 送 信 息 。 連 續(xù) 地 址 分 布 在 相 鄰 的 模 塊 ， 對 連 續(xù) 字 的 成 塊傳 送 可 以 重 疊 進 行 實 現(xiàn) 流 水 線 并 行 存 取3.4.3

50、相 聯(lián) 存 儲 器 按 內(nèi) 容 尋 址 的 存 儲 器 把 存 儲 單 元 所 存 內(nèi) 容 的 某 一 部 分 作 為 檢 索 項 ，去 檢 索 該 存 儲 器 ， 并 對 存 儲 器 中 與 該 檢 索 項 符 合 的存 儲 單 元 內(nèi) 容 進 行 讀 出 或 寫 入 3.5 Cache存 儲 器 Cache: a safe place for hiding or storing things.v 在 相 對 容 量 較 大 而 速 度 較 慢 的 主 存 與 高 速 處 理 器 之間 設(shè) 置 的 少 量 但 快 速 的 存 儲 器v 主 要 目 的 ： 提 高 存 儲 器 速 度v 為 追

51、 求 高 速 ， 包 括 管 理 在 內(nèi) 的 全 部 功 能 由 硬 件 實 現(xiàn) 3.5.1 Cache基 本 原 理v CPU與 cache之 間 的 數(shù)據(jù) 交 換 以 字 (字 節(jié) )為單 位v Cache與 主 存 間 的 數(shù) 據(jù)傳 送 以 數(shù) 據(jù) 塊 為 單 位 v 一 個 塊 (Block)由 若 干字 組 成 Cache的 讀 操 作l 高 速 命 中 (Hit)： 微 處 理 器 讀 取 主 存 的 內(nèi) 容 已 包 含在 Cache中 ， 可 以 直 接 讀 取 Cache， 不 用 訪 問 主 存從 CPU接 收 地 址 RAY（ 命 中 hit）N（ 失 效 miss）開 始

52、Cache中 含 RA？從 Cache讀 RA的 字 送 CPU 從 主 存 讀 含 RA的 塊向 CPU傳 送 RA的 字 向 Cache傳 送 含 RA的 主 存 塊結(jié) 束 l 高 速 失 效 (Miss)、 缺 失 、 未 命中 ： 微 處 理 器 讀 取 主 存 的 內(nèi) 容不 在 Cache中 ， 需 要 訪 問 主 存讀 取 一 個 數(shù) 據(jù) 塊 Cache的 工 作 原 理1、 Cache以 塊 為 單 位 進 行 操 作2、 當(dāng) CPU發(fā) 出 訪 內(nèi) 操 作 請 求 后 ， 首 先 由 Cache控 制 器 判 斷 當(dāng) 前 請 求 的 字 是否 在 Cache中 ， 若 在 ， 叫

53、 命 中 ， 否 則 ， 不 命 中3、 若 命 中 ：若 是 “ 讀 ” 請 求 ， 則 直 接 對 Cache讀 ， 與 主 存 無 關(guān)若 是 “ 寫 ” 請 求 ：vCache單 元 與 主 存 單 元 同 時 寫 （ Write through寫 ）v只 更 新 Cache單 元 并 加 標(biāo) 記 ， 移 出 時 修 改 主 存 （ 寫 回 Copy back）v只 寫 入 主 存 ， 并 在 Cache中 加 標(biāo) 記 ， 下 次 從 MM讀 出 ， 保 證 正 確 。4、 未 命 中 時 ： 若 是 “ 讀 ” 請 求 ， 則 從 主 存 讀 出 所 需 字 送 CPU， 且 把 含

54、該 字 的 一 塊送 Cache， 稱 “ 裝 入 通 過 ” ， 若 Cache已 滿 ， 置 換 算 法 ；若 是 “ 寫 ” 請 求 ， 直 接 寫 入 主 存 。 Cache的 命 中 率v 命 中 率 （ Hit Rate） ： 高 速 命 中 的 概 率h= NcNc +Nmcache/主 存 系 統(tǒng) 的 平 均 訪 問 時 間 ta：ta=htc+(1-h)tmt c 命 中 時 的 cache訪 問 時 間tm 未 命 中 時 的 主 存 訪 問 時 間h 命 中 率Nc cache完 成 存 取 的 總 次 數(shù)Nm 主 存 完 成 存 取 的 總 次 數(shù) 設(shè) r=tm/tc表

55、 示 主 存 慢 于 cache的 倍 率tce= ta = tchtc+ (1-h)tm1h+ (1-h)r= 1r+ (1-r)hCache的 訪 問 效 率 e 【 例 5】 CPU執(zhí) 行 一 段 程 序 時 ， cache完 成 存 取 的 次數(shù) 為 1900次 ， 主 存 完 成 存 取 的 次 數(shù) 為 100次 ，已 知 cache存 取 周 期 為 50ns， 主 存 存 取 周 期為 250ns， 求 cache/主 存 系 統(tǒng) 的 效 率 和 平 均訪 問 時 間 ?！?解 】 h=Nc/(Nc+Nm)=1900/(1900+100)=0.95 r=tm/tc=250ns/5

56、0ns=5 e=1/(r+(1-r)h)=1/(5+(1-5) 0.95)=83.3% t a=tc/e=50ns/0.833=60ns 或 者 ， ta=htc+(1-h)tm=60ns Cache結(jié) 構(gòu)vCache的 數(shù) 據(jù) 塊 稱 為 行 （ 線 Line， 槽 Slot）用 Li表 示 ， 其 中 i=0,1,m-1， 共 有 m=2r行v主 存 的 數(shù) 據(jù) 塊 稱 為 塊 （ Block）用 Bj表 示 ， 其 中 j=0,1,n-1， 共 有 n=2s塊v行 與 塊 是 等 長 的 ， 包 含 k=2w個 主 存 字字 是 CPU每 次 訪 問 存 儲 器 時 可 存 取 的 最

57、小 單 位vCache由 數(shù) 據(jù) 存 儲 器 和 標(biāo) 簽 存 儲 器 組 成數(shù) 據(jù) 存 儲 器 ： 高 速 緩 存 主 存 數(shù) 據(jù)標(biāo) 簽 存 儲 器 ： 保 存 數(shù) 據(jù) 所 在 主 存 的 地 址 信 息 3.5.2 主 存 與 Cache的 地 址 映 射v Cache通 過 地 址 映 射 (mapping)的 方 法 確 定 主 存塊 與 Cache行 之 間 的 對 應(yīng) 關(guān) 系 ， 確 定 一 個 主 存塊 應(yīng) 該 存 放 到 哪 個 Cache行 中v 全 相 聯(lián) 映 射 (fully associative mapping)可 以 將 一 個 主 存 塊 存 儲 到 任 意 一 個

58、 Cache行v 直 接 映 射 (direct mapping)將 一 個 主 存 塊 存 儲 到 唯 一 的 一 個 Cache行v 組 相 聯(lián) 映 射 (set associative mapping)可 以 將 一 個 主 存 塊 存 儲 到 唯 一 的 一 個 Cache組 中任 意 一 個 行 直 接 映 射 、 2/4/8路 組 相 聯(lián) 映 射 使 用 較 多 全 相 聯(lián) 映 射v 優(yōu) 點 ： 命 中 率 較 高 ， Cache的 存 儲 空 間 利 用 率 高v 缺 點 ： 線 路 復(fù) 雜 ， 成 本 高 ， 速 度 低 直 接 映 射v 優(yōu) 點 ： 硬 件 簡 單 ， 容 易

59、 實 現(xiàn)v 缺 點 ： 命 中 率 低 ， Cache的 存 儲 空 間 利 用 率 低 組 相 聯(lián) 映 射v 組 間 采 用 直 接 映 射 ， 組 內(nèi) 為 全 相 聯(lián)v 硬 件 較 簡 單 ， 速 度 較 快 ， 命 中 率 較 高 3.5.3 替 換 策 略v替 換 問 題新 主 存 塊 要 進 入 Cache， 決 定 替 換 哪 個 原 主 存 塊直 接 映 射 ， 只 能 替 換 唯 一 的 一 個 Cache行全 相 聯(lián) 和 組 相 聯(lián) ， 需 要 選 擇 替 換 策 略 （ 算 法 ）1. 最 不 常 用 (LFU: least-frequently used)替 換 使 用

60、次 數(shù) 最 少 的 塊2. 最 近 最 少 使 用 法 (LRU: least-recently used)本 指 替 換 近 期 最 少 使 用 的 塊 ， 實 際 實 現(xiàn) 的 是 替 換 最久 沒 有 被 使 用 的 塊3. 隨 機 法 (random)隨 意 選 擇 被 替 換 的 塊 ， 不 依 賴 以 前 的 使 用 情 況 LRU替 換 算 法v LRU能 較 好 地 反 映 程 序 的 局 部 性 ， 因 而 其 命 中 率 較 高 ，但 實 現(xiàn) 的 硬 件 較 復(fù) 雜v 2路 組 相 聯(lián) ： 使 用 一 個 U位 。 某 個 Cache塊 被 訪 問 ， 該塊 U位 置 1；

61、對 應(yīng) 塊 U位 置 0。 替 換 U位 為 0的 塊v 4/8路 組 相 聯(lián) ： 運 用 堆 棧 型 算 法 。 最 近 訪 問 的 塊 放 上 面 ，最 下 面 存 放 最 久 沒 有 訪 問 的 塊 。 替 換 最 下 面 的 塊 3.5.4 寫 入 策 略v 處 理 器 對 Cache讀 占 大 多 數(shù) ， 也 容 易 提 高 速 度v 寫 入 Cache有 些 問 題 ：確 認 命 中 ， 才 可 以 對 Cache塊 寫 入寫 入 的 數(shù) 據(jù) 字 數(shù) 不 定寫 入 后 可 能 導(dǎo) 致 與 主 存 內(nèi) 容 不 一 致v 寫 入 策 略 解 決 主 存 內(nèi) 容 的 更 新 問 題 ，

62、保 持 正 確v 直 寫 法 (write through) 全 寫 法寫 入 Cache的 同 時 也 寫 入 主 存 （ 下 一 級 存 儲 器 ） v 回 寫 法 (write back) 寫 回 法只 寫 入 Cache， 在 被 替 換 時 才 寫 回 主 存 直 寫 和 回 寫 的 比 較v 直 寫 策 略優(yōu) 點 ： 簡 單 可 靠缺 點 ： 總 線 操 作 頻 繁 、 影 響 工 作 速 度解 決 方 法 ： 在 Cache與 主 存 間 設(shè) 置 一 級 /多 級 緩沖 器 ， 形 成 實 用 的 “ 緩 沖 直 寫 ” 方 式 ， 提 高 速度v 回 寫 策 略優(yōu) 點 ： 可

63、以 減 少 寫 入 主 存 次 數(shù) 、 提 高 速 度缺 點 ： 硬 件 結(jié) 構(gòu) 比 較 復(fù) 雜實 現(xiàn) 方 法 ： 為 了 表 明 Cache是 否 被 修 改 ， 需 要設(shè) 置 一 個 更 新 位 （ update， 污 染 位 dirty bit） 。替 換 時 只 需 將 被 修 改 的 Cache塊 內(nèi) 容 寫 入 主 存 寫 未 命 中 的 處 理 方 法v 寫 訪 問 并 不 需 要 Cache塊 中 所 有 數(shù) 據(jù) 。 寫 未 命 中 時 ，寫 入 的 數(shù) 據(jù) 是 否 還 要 將 其 讀 回 Cache呢 ？v 寫 分 配 法 ( write allocate， WTWA )先

64、把 數(shù) 據(jù) 所 在 的 塊 調(diào) 入 Cache， 然 后 再 進 行 寫 入 。類 似 讀 失 效 的 方 式 ， 也 稱 fetch on writev 不 寫 分 配 法 ( no-write allocate， WTNWA )直 接 把 數(shù) 據(jù) 寫 入 下 一 級 存 儲 器 ， 不 將 相 應(yīng) 的 塊 調(diào) 入Cache， 也 稱 write around v 直 寫 策 略 通 常 配 合 不 寫 分 配 法 ， 回 寫 策 略 一 般 采 用寫 分 配 法 80486的 片 上 Cachev 指 令 和 數(shù) 據(jù) 共 用 的 4路 組 相 聯(lián) Cache結(jié) 構(gòu)v 8KB容 量 分 成

65、128組 ， 每 組 有 4路 ， 每 組 每 路 為 一 行 ，每 行 16個 字 節(jié) （ 128位 ）v 每 行 對 應(yīng) 21位 標(biāo) 簽 ， 一 個 有 效 位v 每 組 中 4路 對 應(yīng) 3位 LRU位 ， 用 于 實 現(xiàn) 偽 LRU替 換 算法v 采 用 4級 緩 沖 直 寫 策 略 ， 允 許 6個 連 續(xù) 的 寫 操 作 而 無等 待 v 寫 命 未 中 時 ， 采 用 不 寫 分 配 法 ， 只 將 數(shù) 據(jù) 寫 入 主 存 ，不 進 行 Cache的 回 填 80486片 上 Cache的 結(jié) 構(gòu) 80486片 上 Cache的 偽 LRU算 法 L1 Pentium的 片 上

66、Cachev 指 令 和 數(shù) 據(jù) 分 離 的 2路 組 相 聯(lián) Cache結(jié) 構(gòu)v 指 令 Cache和 數(shù) 據(jù) Cache都 是 8KB， 共 16KBv 8KB容 量 分 成 128組 ， 每 組 2路 ， 每 行 32個 字 節(jié)v LRU算 法 ， 回 寫 策 略 (可 動 態(tài) 改 變 為 直 寫 策 略 ) Cache一 致 性v 有 了 Cache， 同 一 個 數(shù) 據(jù) 會 在 主 存 也 會 在 Cachev 有 了 多 級 Cache， 在 主 存 、 一 級 、 二 級 或 三 級Cache中 可 能 存 在 同 一 個 數(shù) 據(jù) 的 多 個 拷 貝v 多 處 理 器 系 統(tǒng) 存 在 有 多 個 Cache， 同 一 個 數(shù) 據(jù) 的 拷貝 份 數(shù) 會 更 多v 如 何 保 證 它 們 都 相 同 ， 或 者 說 如 何 保 證 程 序 獲 得 最新 的 正 確 的 數(shù) 據(jù) ， 就 是 Cache數(shù) 據(jù) 的 一 致 性 問 題 實 現(xiàn) Cache一 致 性 的 基 本 方 案v 軟 件 方 法 ： 由 編 譯 程 序 和 操 作 系 統(tǒng) 在 編 譯 時 分 析 代碼 ， 避