計算機組成原理實驗

《計算機組成原理實驗》由會員分享，可在線閱讀，更多相關(guān)《計算機組成原理實驗（18頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、成績：計算機原理實驗室實驗報告課 程 ： 計算機組成原理 姓 名 ： 姜香玉 專 業(yè) ： 網(wǎng)絡(luò)工程 學(xué) 號 ： 132055215 日 期 ： 2015年12月 太原工業(yè)學(xué)院計算機工程系實驗一：運算器實驗實驗環(huán)境PC機Win 2003emu8086proteus仿真器實驗日期2015年.10一實驗內(nèi)容1. 熟悉proteus仿真系統(tǒng)2. 設(shè)計并驗證4位算數(shù)邏輯單元的功能3. 實現(xiàn)輸入輸出鎖存4. 實現(xiàn)8位算數(shù)邏輯單元2 理論分析或算法分析實驗原理：算術(shù)邏輯運算單元的核心是由 74LS181 構(gòu)成，它可以進行二進制數(shù)的算術(shù)邏輯運算，74LS181 的各種工作方式可通過設(shè)置其控制信號來實現(xiàn)。當正確

2、設(shè)置74LS181的各個控制信號，74LS181 會運算數(shù)據(jù)鎖存器內(nèi)的數(shù)據(jù)。由于數(shù)據(jù)鎖存器已經(jīng)把數(shù)據(jù)鎖存，只要 74LS181的控制信號不變，那么 74LS181 的輸出數(shù)據(jù)也不會發(fā)生改變。輸出緩沖器采用 74LS245，當控制信號為低電平時，74LS245導(dǎo)通，把74LS181 的運算結(jié)果輸出到數(shù)據(jù)總線，高電平時，74LS245 的輸出為高阻。實驗中所用的運算器數(shù)據(jù)通路如圖所示。其中運算器由兩片74LS181以并/串形式構(gòu)成8位字長的ALU。運算器的輸出經(jīng)過一個三態(tài)門(74LS245)以8芯扁平線方式和數(shù)據(jù)總線相連，運算器的2個數(shù)據(jù)輸入端分別由二個鎖存器(74LS273)鎖存，鎖存器的輸入亦

3、以8芯扁平線方式與數(shù)據(jù)總線相連，數(shù)據(jù)開關(guān)(INPUT DEVICE)用來給出參與運算的數(shù)據(jù)，經(jīng)一三態(tài)門(74LS245)以8芯扁平線方式和數(shù)據(jù)總線相連，數(shù)據(jù)顯示燈(BUS UNIT)已和數(shù)據(jù)總線相連，用來顯示數(shù)據(jù)總線內(nèi)容。三實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和源程序列表等）實現(xiàn)電路圖：1.設(shè)計并驗證4位算數(shù)邏輯單元的功能2. 實現(xiàn)8位算數(shù)邏輯單元四實驗結(jié)果分析（含執(zhí)行結(jié)果驗證、輸出顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）（一）驗證了基本要求,實現(xiàn)了設(shè)計并驗證4位算數(shù)邏輯單元、實現(xiàn)輸入輸出鎖存、實現(xiàn)8位算數(shù)邏輯單元的功能.運行結(jié)果：圖一圖二：（2） 思考問題：單總線，雙總線和

4、三總線結(jié)構(gòu)在設(shè)計上的異同答：單總線結(jié)構(gòu)：對這種結(jié)構(gòu)的運算器來說，在同一時間內(nèi)，只能有一個操作數(shù)放在單總線上。為了把兩個操作數(shù)輸入到ALU，需要分兩次來做，而且還需要A，B兩個緩沖寄存器。這種結(jié)構(gòu)的主要缺點是操作速度較慢。雖然在這種結(jié)構(gòu)中輸入數(shù)據(jù)和操作結(jié)果需要三次串行的選通操作，但它并不會對每種指令都增加很多執(zhí)行時間。只有在對全都是CPU寄存器中的兩個操作數(shù)進行操作時，單總線結(jié)構(gòu)的運算器才會造成一定的時間損失。但是由于它只控制一條總線，故控制電路比較簡單。雙總線結(jié)構(gòu)：在這種結(jié)構(gòu)中，兩個操作數(shù)同時加到ALU進行運算，只需一次操作控制，而且馬上就可以得到運算結(jié)果。兩條總線各自把其數(shù)據(jù)送至ALU的輸入

5、端因而必須在ALU輸出端設(shè)置緩沖寄存器。為此，操作的控制要分兩步完成：（1）在ALU的兩個輸入端輸入操作數(shù)，形成結(jié)果并送入緩沖寄存器；（2）把結(jié)果送入目的寄存器。三總線結(jié)構(gòu)：在三總線結(jié)構(gòu)中，ALU的兩個輸入端分別由兩條總線供給，而ALU的輸出則與第三條總線相連。這樣，算術(shù)邏輯操作就可以在一步的控制之內(nèi)完成。另外，設(shè)置了一個總線旁路器。如果一個操作數(shù)不需要修改，而直接從總線2傳送到總線3，那么可以通過控制總線旁路器把數(shù)據(jù)傳出；如需要修改，那么就借助于ALU。五結(jié)論完成了本次實驗要求的設(shè)計并驗證4位算數(shù)邏輯單元、實現(xiàn)輸入輸出鎖存、實現(xiàn)8位算數(shù)邏輯單元的實驗內(nèi)容。學(xué)會了如何使用proteus仿真系統(tǒng)

6、，掌握了運算器工作原理，熟悉了算術(shù)運算的運算過程以及控制這種運算的方法。實驗二：寄存器實驗實驗環(huán)境PC機Win 2003emu8086proteus仿真器實驗日期2015.10一實驗內(nèi)容1. 理解CPU運算器中寄存器的作用2. 設(shè)計并驗證寄存器組（至少四個寄存器）3. 實現(xiàn)更多的寄存器（至少8個）2 理論分析或算法分析單元電路：實驗中所用的寄存器數(shù)據(jù)通路如圖所示。由74LS373組成寄存器組成。寄存器的輸入接口用一8芯扁平線連至BUS總線接口，而寄存器的輸出接口用一8芯扁平線連至BUS總線接口。經(jīng)CBA二進制控制開關(guān)譯碼產(chǎn)生數(shù)據(jù)輸出選通信號，LDR0、LDR1、LDR2為數(shù)據(jù)寫入允許信號，由二

7、進制控制開關(guān)模擬，均為高電平有效。三實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和源程序列表等）實驗電路：1. 設(shè)計并驗證寄存器組2. 擴展成四組（由于空間有限，只能實現(xiàn)兩組）四實驗結(jié)果分析（含執(zhí)行結(jié)果驗證、輸出顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）（一）驗證了基本要求,實現(xiàn)了設(shè)計并驗證寄存器組（至少四個寄存器）、實現(xiàn)更多的寄存器（至少8個）的功能.運行結(jié)果：圖一（二）思考問題：隨著寄存器的增多，電路設(shè)計的復(fù)雜度是什么比例增大答：在電路設(shè)計中，隨著寄存器的增多，電路設(shè)計的復(fù)雜程度是成倍增大的。五結(jié)論完成了本次實驗要求的設(shè)計并驗證寄存器組（至少四個寄存器）、實現(xiàn)更多的寄存器（至少8個

8、）的功能的實驗內(nèi)容。學(xué)會了如何擴展多組寄存器以及寄存器的工作原理.明白了CPU運算器中計算器的作用：（1） 可將寄存器內(nèi)的數(shù)據(jù)執(zhí)行算術(shù)及邏輯運算。（2） 存于寄存器內(nèi)的地址可用來指向內(nèi)存的某個位置，即尋址。（3） 可以用來讀寫數(shù)據(jù)到電腦的周邊設(shè)備。實驗三：輸入輸出實驗實驗環(huán)境ISIS仿真軟件實驗日期2015.11實現(xiàn)方法：實驗（1）實驗（2）實驗結(jié)果分析實驗四：微程序控制器實驗實驗環(huán)境PC機Win7proteus仿真器實驗日期2015.12一實驗內(nèi)容基本要求：1. 掌握微程序控制器工作原理2設(shè)計并實現(xiàn)指令的微程序片段二理論分析或算法分析程序查詢方式是最簡單、經(jīng)濟的I/O方式，通常接口中至少有兩

9、個寄存器，一個是數(shù)據(jù)緩沖寄存器，即數(shù)據(jù)端口，用來存放與方式，通常接口中至少有兩個寄存器，一個是數(shù)據(jù)緩沖寄存器，即數(shù)據(jù)端口，用來存放與CPU進行傳送的數(shù)據(jù)信息；另一個是供進行傳送的數(shù)據(jù)信息；另一個是供CPU查詢的設(shè)備狀態(tài)寄存器，這個寄存器由多個標志位組成，其中最重要的是“外設(shè)準備就緒”標志（輸入或輸出設(shè)備的準備就緒標志可以不是同一位）。當要的是“外設(shè)準備就緒”標志（輸入或輸出設(shè)備的準備就緒標志可以不是同一位）。當CPU得到這位標志后就進行判斷，以決定下一步是繼續(xù)循環(huán)等待還是進行得到這位標志后就進行判斷，以決定下一步是繼續(xù)循環(huán)等待還是進行I/O傳送。三實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和

10、源程序列表等）實驗電路圖將數(shù)據(jù)送入鎖存器:CPU從鎖存器中讀取數(shù)據(jù)：準備讀取下一個數(shù)據(jù)：4 實驗結(jié)果分析（含執(zhí)行結(jié)果驗證、輸出顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）過程分析： 在輸入設(shè)備準備好數(shù)據(jù)時，發(fā)出一個選通信號KEY-BUS，將數(shù)據(jù)通過總線接收器74LS245送入總線，然后通過總線把數(shù)據(jù)傳送到鎖存器74LS373（圖中的U2），同時將D觸發(fā)器U3:B的Q輸出端置為1（即燈READ_NEXT亮），表示接口中已經(jīng)有數(shù)據(jù)（即準備就緒）。CPU要從外設(shè)輸入數(shù)據(jù)時，先執(zhí)行輸入指令讀取狀態(tài)字，如READ_NEXT=1，再執(zhí)行輸入指令從鎖存器中讀取數(shù)據(jù)，同時把DE_C2D置為1，表示可以準

11、備從外設(shè)接收下一個數(shù)據(jù)；如果READ_NEXT=0；則踏步等待，直至READ_NEXT=1為止。五結(jié)論 通過本次實驗，我掌握了程序查詢的基本思想以及工作流程。通過仿真電路，雖然實驗中遇到問題，但在老師和同學(xué)的幫助下，最終還是實現(xiàn)了程序查詢方式的輸入接口和輸出接口的工作流程仿真，完成了本次實驗。實驗五：微程序設(shè)計實驗實驗環(huán)境PC機Win 2003proteus仿真器實驗日期2015.12一實驗內(nèi)容1. 了解微程序執(zhí)行過程2. 設(shè)計并實現(xiàn)指令的微程序執(zhí)行過程3. 分析取指過程與微地址的關(guān)系二、理論分析或算法分析1、微程序的設(shè)計理論分析或算法分析 微地址顯示燈顯示的是后續(xù)微地址，而26位顯示燈顯示的

12、是當前微單元的二進制控制位。 微控制代碼輸出鎖存器273(0-2)、175及后續(xù)微地址輸出鎖存器M7M2(74LS74)。 CK0、CK1、CK2、CK3為微控制器微代碼鎖存輸出控制位。 T2為后續(xù)微地址輸出鎖存控制位，在模型機運行狀態(tài)有效。 微控制程序存貯器(6116)片選端CS0、CS1、CS2、CS3受控于管理CPU(89C52)。 微控制程序存貯器(6116)讀、寫端OE、WE均受控于管理CPU(89C52)。 SE5SE0是指令譯碼的輸入端，通過譯碼器確定相應(yīng)機器指令的微代碼入口地址。 4片245在CPU管理下產(chǎn)生裝載微代碼程序所需的四路8位數(shù)據(jù)總線及低5位地址線。 管理CPU(89

13、C52)及大規(guī)?？删幊踢壿嬈骷﨧ACH128N是系統(tǒng)的指揮與控制中心。這種方式的特點是微程序控制部件中的微地址中的微地址產(chǎn)生線路主要是微地址計數(shù)器MPC，MPC的初值由微程序首址形成線路根據(jù)指令操作碼編碼形成，在微程序執(zhí)行過程中該計數(shù)器增量計數(shù)，產(chǎn)生下一條微指令地址。這使得微指令格式中可以不設(shè)置“下地址場”，縮短了微指令長度，也使微程序控制部件結(jié)構(gòu)較簡單。但微程序必須存放在控存若干連續(xù)單元中。2） 斷定方式微程序控制部件示意圖微指令中設(shè)有“下地址場”，他指出下條微指令的地址，這使一條指令的微程序中的微指令在控存中不一定要連續(xù)存放。在微程序執(zhí)行過程中。微程序控制部件中的微地址形成電路直接接受微指

14、令下地址場信息來產(chǎn)生下條微指令地址，微程序的首址也由此微地址形成線路根據(jù)指令操作碼產(chǎn)生3、 實現(xiàn)方法（含實現(xiàn)思路、程序流程圖、實驗電路圖和源程序列表等）將全部微程序微指令格式變址的二進制代碼表四實驗結(jié)果分析（含執(zhí)行結(jié)果驗證、輸出顯示信息、圖形、調(diào)試過程中所遇的問題及處理方法等）（一）驗證了基本要求,實現(xiàn)了設(shè)計并實現(xiàn)指令的微程序執(zhí)行過程、分析取指過程與微地址的關(guān)系的功能.五結(jié)論完成了本次實驗要求的設(shè)計并實現(xiàn)指令的微程序執(zhí)行過程、分析取指過程與微地址的關(guān)系的內(nèi)容，并了解微程序執(zhí)行過程，微程序即實現(xiàn)程序的一種手段，具體就是將一條機器指令編寫成一段微程序。每一個微程序包含若干條微指令，每一條微指令對應(yīng)一條或多條微操作。在有微程序的系統(tǒng)中，CPU內(nèi)部有一個控制存儲器,用于存放各種機器指令對應(yīng)的微程序段。當CPU執(zhí)行機器指令時，會在控制存儲器里尋找與該機器指令對應(yīng)的微程序，取出相應(yīng)的微指令來控制執(zhí)行各個微操作，從而完成該程序語句的功能。