《數(shù)字電子技術》知識點

《《數(shù)字電子技術》知識點》由會員分享，可在線閱讀，更多相關《《數(shù)字電子技術》知識點（14頁珍藏版）》請在裝配圖網上搜索。

1、《數(shù)字電子技術》知識點 第1章 數(shù)字邏輯基礎 1．數(shù)字信號、模擬信號的定義 2．數(shù)字電路的分類 3．數(shù)制、編碼其及轉換 要求：能熟練在10進制、2進制、8進制、16進制、8421BCD之間進行相互轉換。 舉例1：（37.25）10= ( )2= ( )16= ( )8421BCD 解：（37.25）10= (100101.01)2= ( 25.4)16= (00110111.00100101)8421BCD 4．基本邏輯運算的特點 與運算：見零為零，全1為1； 或運算：見1為1，全零為零； 與非運算：見零為1，全1為零； 或

2、非運算：見1為零，全零為1； 異或運算：相異為1，相同為零； 同或運算：相同為1，相異為零； 非運算：零變 1， 1變零； 要求：熟練應用上述邏輯運算。 5．數(shù)字電路邏輯功能的幾種表示方法及相互轉換。 ①真值表（組合邏輯電路）或狀態(tài)轉換真值表（時序邏輯電路）：是由變量的所有可能取值組合及其對應的函數(shù)值所構成的表格。 ②邏輯表達式：是由邏輯變量和與、或、非3種運算符連接起來所構成的式子。 ③卡諾圖：是由表示變量的所有可能取值組合的小方格所構成的圖形。 ④邏輯圖：是由表示邏輯運算的邏輯符號所構成的圖形。 ⑤波形圖或時序圖：是由輸入變量的所有可能取

3、值組合的高、低電平及其對應的輸出函數(shù)值的高、低電平所構成的圖形。 ⑥狀態(tài)圖（只有時序電路才有）：描述時序邏輯電路的狀態(tài)轉換關系及轉換條件的圖形稱為狀態(tài)圖。 要求：掌握這五種（對組合邏輯電路）或六種（對時序邏輯電路）方法之間的相互轉換。 6．邏輯代數(shù)運算的基本規(guī)則 ①反演規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“”換成“＋”，“＋”換成“”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達式就是函數(shù)Y的反函數(shù)Y（或稱補函數(shù)）。這個規(guī)則稱為反演規(guī)則。 ②對偶規(guī)則：對于任何一個邏輯表達式Y，如果將表達式中的所有“”換成“＋”，“＋”換成“

4、”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個新的函數(shù)表達式Y＇，Y＇稱為函Y的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。 要求：熟練應用反演規(guī)則和對偶規(guī)則求邏輯函數(shù)的反函數(shù)和對偶函數(shù)。 舉例3：求下列邏輯函數(shù)的反函數(shù)和對偶函數(shù)： 解：反函數(shù)： 對偶函數(shù)： 7．邏輯函數(shù)化簡 （1）最小項的定義及應用； （2）二、三、四變量的卡諾圖。 要求：熟練掌握邏輯函數(shù)的兩種化簡方法。 ①公式法化簡：邏輯函數(shù)的公式化簡法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。 舉例4：用公式化簡邏輯函數(shù)： 解： 舉例5：用公式法化簡邏輯函數(shù)為最簡與或式： 解： 舉

5、例6：用公式法化簡邏輯函數(shù)為最簡與或式： 解： == ==0 ②圖形化簡：邏輯函數(shù)的圖形化簡法是將邏輯函數(shù)用卡諾圖來表示，利用卡諾圖來化簡邏輯函數(shù)。（主要適合于3個或4個變量的化簡） 舉例7：用卡諾圖化簡邏輯函數(shù)： 解：畫出卡諾圖為 則 舉例8：已知邏輯函數(shù)，約束條件為。用卡諾圖化簡。 0 0 最簡邏輯表達式為 第2章 邏輯門電路 (1)基本概念 1）數(shù)字電路中晶體管作為開關使用時，是指它的工作狀態(tài)處于飽和狀態(tài)和截止狀態(tài)。 2）TTL門電路典型高電平為3.6 V，典型低電平為0.3 V。 3）OC門和OD門具有線與功能。

6、 4）三態(tài)門電路的特點、邏輯功能和應用。高阻態(tài)、高電平、低電平。 5）門電路參數(shù)：噪聲容限VNH或VNL、扇出系數(shù)No、平均傳輸時間tpd。 6）OC門（集電極開路門）的主要應用。 7）三態(tài)門的主要應用。 8）門電路多余輸入端的處理。 要求：掌握八種邏輯門電路的邏輯功能；掌握OC門和OD門，三態(tài)門電路的邏輯功能；能根據輸入信號畫出各種邏輯門電路的輸出波形。 舉例9：畫出下列電路的輸出波形。 解：由邏輯圖寫出表達式為：，則輸出Y見上。 舉例10：P91，作業(yè)2.7、2.8. 第3章 組合邏輯電路 1．常用組合邏輯部件的作用和特點 2．會用組合邏輯部件設計邏輯函數(shù) 要求

7、：掌握編碼器、譯碼器、數(shù)據選擇器、數(shù)值比較器、半加器、全加器的定義，功能和特點，以及應用。 舉例11：能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為半加器。 第4章 觸發(fā)器 1）觸發(fā)器的的概念和特點： 觸發(fā)器是構成時序邏輯電路的基本邏輯單元。其具有如下特點： ①它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)； ②在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)，即兩個穩(wěn)態(tài)可以相互轉換； ③當輸入信號消失后，所置成的狀態(tài)能夠保持不變。具有記憶功能 2）不同邏輯功能的觸發(fā)器的特性方程為： RS觸發(fā)器：，約束條件為：RS＝0，具有置0、置1、保持功能。 JK觸發(fā)器：，具有置0、置

8、1、保持、翻轉功能。 D觸發(fā)器： ，具有置0、置1功能。 T觸發(fā)器： ，具有保持、翻轉功能。 T′觸發(fā)器： (計數(shù)工作狀態(tài))，具有翻轉功能。 要求：能根據觸發(fā)器（重點是JK-FF和D-FF）的特性方程熟練地畫出輸出波形。 舉例12：已知J，K-FF電路和其輸入波形，試畫出 第5章 時序邏輯電路 1．常用時序邏輯部件的作用和特點 時序邏輯部件：計數(shù)器、寄存器。 2．同步時序邏輯電路的設計方法 3．用中規(guī)模集成電路設計時序邏輯電路 要求：掌握編碼器、譯碼器、數(shù)據選擇器、數(shù)值比較器、半加器、全加器的定義，功能和特點，以及應用。 第6章 半導體存儲器與可編程邏輯

9、器件 1.半導體存儲器的分類、基本結構、工作原理； 2．半導體存儲器的使用方法，半導體存儲器擴展存儲容量的方法，可編程邏輯器件PLD、PAL、GAL的分類、基本結構、基本功能和使用方法，可編程邏輯器件的編程方法和在系統(tǒng)可編程技術。 要求：掌握半導體存儲器的分類、基本結構、工作原理，掌握可編程邏輯器件PLD、PAL、GAL的分類、基本結構、基本功能；掌握半導體存儲器和可編程邏輯器件的編程方法。 第7章 脈沖波形的產生與整形 1)施密特觸發(fā)器是一種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。要求：會根據輸入波形畫輸出波形。 特點：具有滯回特性，有兩個穩(wěn)態(tài)，輸出僅由輸

10、入決定，即在輸入信號達到對應門限電壓時觸發(fā)翻轉，沒有記憶功能。 2)多諧振蕩器是一種不需要輸入信號控制，就能自動產生矩形脈沖的自激振蕩電路。 特點：沒有穩(wěn)態(tài)，只有兩個暫穩(wěn)態(tài)，且兩個暫穩(wěn)態(tài)能自動轉換。 3)單穩(wěn)態(tài)觸發(fā)器在輸入負脈沖作用下，產生定時、延時脈沖信號，或對輸入波形整形。 特點：①電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。 ②在外來觸發(fā)脈沖作用下，電路由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)。 ③暫穩(wěn)態(tài)是一個不能長久保持的狀態(tài)，經過一段時間后，電路會自動返回到穩(wěn)態(tài)。 要求：熟練掌握555定時器構成的上述電路，并會求有關參數(shù)（脈寬、周期、頻率）和畫輸出波形。 舉例7：已知施密特電路具有逆時針的滯回特性，試畫出

11、輸出波形。 解： 第8章 A/D和D/A轉換器 1）A/D和D/A轉換器概念： 模數(shù)轉換器：能將模擬信號轉換為數(shù)字信號的電路稱為模數(shù)轉換器，簡稱A/D轉換器或ADC。由采樣、保持、量化、編碼四部分構成。 數(shù)模轉換器：能將數(shù)字信號轉換為模擬信號的電路稱為數(shù)模轉換器，簡稱D/A轉換器或DAC。由基準電壓、變換網絡、電子開關、反向求和構成。 ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁，也可稱之為兩者之間的接口。 2）D/A轉換器的分辨率 分辨率用輸入二進制數(shù)的有效位數(shù)表示。在分辨率為n位的D/A轉換器中，輸出電壓能區(qū)分2n個不同的輸入二進制代碼狀態(tài)，能給出2n個不同等級的輸

12、出模擬電壓。 分辨率也可以用D/A轉換器的最小輸出電壓與最大輸出電壓的比值來表示。 舉例8：10位D/A轉換器的分辨率為： 3）A/D轉換器的分辨率 A/D轉換器的分辨率用輸出二進制數(shù)的位數(shù)表示，位數(shù)越多，誤差越小，轉換精度越高。 舉例9：輸入模擬電壓的變化范圍為0～5V，輸出8位二進制數(shù)可以分辨的最小模擬電壓為5V2－8＝20mV；而輸出12位二進制數(shù)可以分辨的最小模擬電壓為5V2－12≈1.22mV。 典型題型總結及要求 （一）分析題型 1．組合邏輯電路分析： 分析思路： ①由邏輯圖寫出輸出邏輯表達式； ① 將邏輯表達式化簡為最簡與或表達式； ③

13、由最簡與或表達式列出真值表； ④分析真值表，說明電路邏輯功能。 要求：熟練掌握由門電路和組合邏輯器件74LS138、74LS153、74LS151構成的各種組合邏輯電路的分析。 舉例11：分析如圖邏輯電路的邏輯功能。 解： ①由邏輯圖寫出輸出邏輯表達式 ②將邏輯表達式化簡為最簡與或表達式 ③由最簡與或表達式列出真值表 ④分析真值表，說明電路邏輯功能 當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合邏輯電路：只要有2票或3票同意，表決就通過。 2．時序邏輯電路分析： 分析思路： ① 由電路圖寫出時鐘方程、驅

14、動方程和輸出方程； ② 將驅動方程代入觸發(fā)器的特征方程，確定電路狀態(tài)方程； ③分析計算狀態(tài)方程，列出電路狀態(tài)表； ④由電路狀態(tài)表畫出狀態(tài)圖或時序圖； ⑤分析狀態(tài)圖或時序圖，說明電路邏輯功能。 要求：熟練掌握同步時序電路，比如同步加法計數(shù)器、減法計數(shù)器、環(huán)形計數(shù)器、扭環(huán)形計數(shù)器的分析。 舉例12：如圖所示時序邏輯電路，試分析它的邏輯功能，驗證是否能自啟動，并畫出狀態(tài)轉換圖和時序圖。 解： 時鐘方程為：CP0=CP1=CP 激勵方程為： 將激勵方程代入J-K-FF的特性方程可得狀態(tài)方程為 由狀態(tài)方程做出狀態(tài)轉換表為： 0 0

15、 0 1 0 1 1 0 1 0 0 0 1 1 0 0 則狀態(tài)轉換圖和時序圖為： 可見電路具有自啟動特性，這是一個三進制計數(shù)器。 （二）設計題型 1．組合邏輯電路設計： 設計思路： ① 由電路功能描述列出真值表； ② 由真值表寫出邏輯表達式或卡若圖； ③將表達式化簡為最簡與或表達式； ④實現(xiàn)邏輯變換，畫出邏輯電路圖。 要求：熟練掌握用常用門電路和組合邏輯器件74LS138、74LS153、74LS151設計實現(xiàn)各種組合邏輯電路。 舉例13：某汽車駕駛員培訓班進行結業(yè)考試，有三名評判員，其中A為主評判員，B和C為副評判員，在評

16、判時按照服從多數(shù)原則通過，但主評判員認為合格也通過，試用與非門實現(xiàn)該邏輯電路。（或用74138、74151、74153實現(xiàn)） 解：由題意可作出真值表為：用卡諾圖化簡為 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 則輸出邏輯表達式為 用與非門實現(xiàn)邏輯電路圖為： 2．時序邏輯電路設計： 設計思路： ①由設計要求畫出原始狀態(tài)圖或時序圖； ②簡化狀態(tài)圖，并分配狀態(tài)； ③選擇觸發(fā)器類型，求時鐘方程、輸出

17、方程、驅動方程； ④畫出邏輯電路圖； ⑤檢查電路能否自啟動。 要求：熟練掌握同步時序電路，比如同步加法計數(shù)器、減法計數(shù)器的設計實現(xiàn)。 舉例14：設計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進1，產生一個進位輸出。 解： ①建立原始狀態(tài)圖： ②簡化狀態(tài)圖，并分配狀態(tài)：已經是最簡，已是二進制狀態(tài)； ③選擇觸發(fā)器類型，求時鐘方程、輸出方程、驅動方程： 因需用3位二進制代碼，選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。 由于要求采用同步方案，故時鐘方程為： 輸出方程： 狀態(tài)方程： ④畫出電路圖 ⑤檢查

18、電路能否自啟動： 將無效狀態(tài)111代入狀態(tài)方程計算： 可見111的次態(tài)為有效狀態(tài)000，電路能夠自啟動。 3．集成計數(shù)器和寄存器的應用：構成N進制計數(shù)器，構成環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。 要求：熟練掌握74LS160、74LS161、74LS162、74LS163四種集成計數(shù)器應用，比如分析或設計N進制計數(shù)器；熟練掌握74LS194應用，比如分析或設計環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。 1.用同步清零端或置數(shù)端歸零構成N進置計數(shù)器 （1）寫出狀態(tài)SN-1的二進制代碼。 （2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達式。 （3）畫連線圖。 2.用異步清零端或置數(shù)端

19、歸零構成N進置計數(shù)器 （1）寫出狀態(tài)SN的二進制代碼。 （2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達式。 （3）畫連線圖。 舉例15：用74LS161來構成一個十二進制計數(shù)器。 解： (1)用異步清零端歸零： SN＝S12＝1100 則電路為： 注：這里D0～D3可隨意處理。 (2)用同步置數(shù)端歸零： SN＝S11＝1011 則電路為：注：這里D0～D3必須都接0。 舉例16：用74LS160來構成一個48進制同步加法計數(shù)器。 解：因74LS160為同步十進制計數(shù)器，要構成48進制同步加法計數(shù)器須用二片74LS160來實現(xiàn)，現(xiàn)采用異步清

20、零實現(xiàn)： S48=01001000，取高位片的QC和低位片的QD作歸零反饋信號。即清零端歸零信號為：，則電路連線圖為： （三）計算和畫圖題型：要求：會分析電路工作原理，說明電路功能；會根據題意計算電路參數(shù)，或正確畫出電路波形。 舉例17：如圖電路，完成下列問題： 1)說明這是什么電路？ 2)求電路的輸出信號頻率f 3)畫出VC及VO的波形。 解： 1) 這是一個由555定時器構成的多諧振蕩器。 2) 其振蕩周期為 則其頻率為 3)VC及VO的波形的波形為： 三、基本概念練習 一、判斷題 1．CMOS門電路為雙極型電路，而TTL門電路則為單極型電路。（

21、 ） 2.能夠實現(xiàn)“線與”功能的門電路是OC門或OD門。（ ） 3．施密特觸發(fā)器的特點是只有一個穩(wěn)態(tài)，需在外加信號作用下才能由穩(wěn)態(tài)翻轉到暫穩(wěn)態(tài)。（ ） 4．在時鐘脈沖的控制下，根據輸入信號T不同情況，凡是具有保持和翻轉功能的電路，稱為T觸發(fā)器。（ ） 5.某電路任意時刻的輸出不僅取決于當時的輸入信號，而且與電路的原狀態(tài)有關，該電路為時序邏輯電路。( ) 6.若集成555定時器的第4腳接低電平時，不管輸入信號為任意值，定時器始終輸出高電平。( ) 二、填空題： 1．（44．375）10= 2 = 8

22、= 16 = 8421BCD。 2．Y=AB（C+D），它的反函數(shù)= ；對偶函數(shù)= 。 3．或非邏輯運算特點是 ，異或邏輯運算特點為 。 4.n-2 n線譯碼器的輸入代碼為 個，輸出代碼為 個。 5.就單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器而言，若要實現(xiàn)延時、定時的功能，應選用 ；若要實現(xiàn)波形變換、整形的功能，應選用 。 6.一位二進制計數(shù)器可實現(xiàn) 分頻；n位二進制計數(shù)器，最后一個觸發(fā)

23、器輸出的脈沖頻率是輸入頻率的 倍。 三、選擇題 1.八位二進制數(shù)所能表示的最大十進制數(shù)為( )。 (a) 255 (b) 88 (c) 99 (d) 128 2.下圖中能實現(xiàn)邏輯運算的電路是( )。 3.8421BCD十進制譯碼器，數(shù)字輸入信號端和數(shù)字輸出信號端分別有（ ）個。 (a)4和16 (b) 3和8 (c) 3和10 (d) 4和10 4．四個觸發(fā)器構成十進制加法計數(shù)器，若觸發(fā)器輸出從低位至高位分別為Q0、Q1、Q2、Q3，則輸出進位信號C為( ) (a) Q3Q1 (b) Q3Q2Q1Q0 (c) Q2Q1Q0 (d) Q3Q0 5．能將輸入三角波信號轉換成矩形脈沖信號輸出的電路是( )。 (a) 多諧振蕩器 (b) A／D轉換器 (c) 單穩(wěn)態(tài)觸發(fā)器 (d) 施密特觸發(fā)器 6.若A/D轉換器輸入模擬電壓的變化范圍為0～5V，則輸出10位二進制數(shù)可以分辨的最小模擬電壓為( ) (a)1.5mV (b)2.4mV (c)4.9mV (d)6.5mV