《數(shù)字邏輯實(shí)驗(yàn)》PPT課件.ppt

《《數(shù)字邏輯實(shí)驗(yàn)》PPT課件.ppt》由會(huì)員分享，可在線閱讀，更多相關(guān)《《數(shù)字邏輯實(shí)驗(yàn)》PPT課件.ppt（23頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、數(shù)字邏輯實(shí)驗(yàn)（硬件部分）,國(guó)家級(jí)計(jì)算機(jī)實(shí)驗(yàn)示范中心 2013.6,實(shí)驗(yàn)一 基本門(mén)電路的功能和特性及組合邏輯電路實(shí)驗(yàn),1、實(shí)驗(yàn)?zāi)康?掌握常用集成門(mén)電路的邏輯功能與特性 掌握各種門(mén)電路的邏輯符號(hào) 了解集成電路的外引線排列及其使用方法 學(xué)習(xí)組合邏輯電路的設(shè)計(jì)及測(cè)試方法 2、實(shí)驗(yàn)內(nèi)容 部分TTL門(mén)電路邏輯功能驗(yàn)證 組合邏輯設(shè)計(jì)之全加器或全減器 3、實(shí)驗(yàn)設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 雙蹤示波器（記錄波形時(shí)，應(yīng)注意輸入、輸出波形的時(shí)間相位關(guān)系，在座標(biāo)中上下對(duì)齊。） 集成電路：7400、7404、7432、7486,1,實(shí)驗(yàn)一（續(xù)）,4、實(shí)驗(yàn)步驟 1) 在實(shí)驗(yàn)箱上插入相應(yīng)的門(mén)電路，并把輸入端接實(shí)驗(yàn)箱的邏輯開(kāi)關(guān)，輸出

2、端接發(fā)光二極管，接好電源正負(fù)極，即可進(jìn)行邏輯特性驗(yàn)證實(shí)驗(yàn)。將其邏輯特性制成表格。 2) 用7400連接的電路如圖1.1所示，其中M端輸入HZ級(jí)的連續(xù)脈沖，N端輸入KHZ級(jí)的連續(xù)脈沖，X和Y接邏輯開(kāi)關(guān)，在XY的四種輸入組合下，用示波器觀測(cè)A、B及F點(diǎn)的波形，并記錄下來(lái)，寫(xiě)出F=f（M、N、X、Y）的邏輯表達(dá)式。,2,實(shí)驗(yàn)一（續(xù)）,3）實(shí)驗(yàn)電路如圖1.2所示，在X端加入KHZ級(jí)的數(shù)字信號(hào)，邏輯開(kāi)關(guān)AB為00、01、10、11四種組合下，用示波器觀察輸入輸出波形，解釋AB對(duì)信號(hào)的控制作用。 4) 用 7486和 7400搭出全加器或全減器電路，畫(huà)出其電路圖，并按照其真值表輸入不同的邏輯電平信號(hào)，觀察

3、輸出結(jié)果和進(jìn)位/借位電平，記錄下來(lái)。 5、實(shí)驗(yàn)原理 1）組合邏輯電路的分析：對(duì)已給定的組合邏輯電路分析其邏輯功能。 步驟：（1）由給定的組合邏輯電路寫(xiě)函數(shù)式； （2）對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換； （3）根據(jù)最簡(jiǎn)式列真值表； （4）確認(rèn)邏輯功能。 2）.組合邏輯電路的設(shè)計(jì)：就是按照具體邏輯命題設(shè)計(jì)出最簡(jiǎn)單的組合電路。 步驟：（1）根據(jù)給定事件的因果關(guān)系列出真值表； （2）由真值表寫(xiě)函數(shù)式； （3）對(duì)函數(shù)式進(jìn)行化簡(jiǎn)或變換； （4）畫(huà)出邏輯圖，并測(cè)試邏輯功能。 掌握了上述的分析方法和設(shè)計(jì)方法，即可對(duì)一般電路進(jìn)行分析、設(shè)計(jì)，從而可以正確地使用被分析的電路以及設(shè)計(jì)出能滿足邏輯功能和技術(shù)指標(biāo)

4、要求的電路。,3,實(shí)驗(yàn)一（續(xù)）,,表1.1 全減器真值表,3）全加器/全減器相對(duì)半加器/半減器而言，考慮了進(jìn)位/借位的情況，因此，輸入端分別有三個(gè)，An（被加數(shù)/被減數(shù)），Bn（加數(shù)/減數(shù)）和Cn-1（低一位的進(jìn)位/借位）。全加器真值表及輸出邏輯表達(dá)式參見(jiàn)教材P52。 全減器真值表見(jiàn)表1.1所示。 參照教材P52，根據(jù)真值表進(jìn)行邏輯化簡(jiǎn)，并利用給定的與非門(mén)電路和異或門(mén)電路搭建相應(yīng)的全加器/全減器電路，輸入接開(kāi)關(guān)電平，輸出接發(fā)光二極管，將真值表驗(yàn)證情況記錄下來(lái)。,,4,實(shí)驗(yàn)一（續(xù)）,思考：（任選一個(gè)解答） 1、作出二位加法器的真值表，并提出一個(gè)二位加法器的電路設(shè)計(jì)方案。 2、用748

5、6和7400設(shè)計(jì)一個(gè)可控制的半加/半減電路，控制端X=0時(shí)，為半加器，X=1時(shí)為半減器。搭出電路并驗(yàn)證其運(yùn)算是否正確。 3、如何設(shè)計(jì)一個(gè)可控制加減運(yùn)算的全加/全減電路？ 4）實(shí)驗(yàn)涉及門(mén)電路引腳圖,5,實(shí)驗(yàn)二 數(shù)值比較器、數(shù)據(jù)選擇器,1、實(shí)驗(yàn)?zāi)康?掌握數(shù)值比較器和數(shù)據(jù)選擇器的邏輯功能。 學(xué)習(xí)組合邏輯電路的設(shè)計(jì)及測(cè)試方法。 2、實(shí)驗(yàn)內(nèi)容（任選一個(gè)） 用7486和7400、7404搭出一位數(shù)值比較器電路，畫(huà)出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。 利用74153選擇器實(shí)現(xiàn)多數(shù)表決器，要求3個(gè)輸入中有2個(gè)和3個(gè)為1時(shí)，輸出Y為高電平，否則Y為低電平。畫(huà)出實(shí)驗(yàn)電路圖，并簡(jiǎn)述實(shí)現(xiàn)原理。 用7400、7404、74

6、32實(shí)現(xiàn)上題的多數(shù)表決器。 3、實(shí)驗(yàn)設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 導(dǎo)線若干 集成電路：7400、7486、7404、74153,6,實(shí)驗(yàn)二 數(shù)值比較器、數(shù)據(jù)選擇器（續(xù)）,4、實(shí)驗(yàn)原理 1）幾條重要的邏輯代數(shù)定理如表2.1所示。 2)一位數(shù)值比較器的真值表如表2.2所示。根據(jù)其真值表，化簡(jiǎn)其邏輯表達(dá)式，并將其轉(zhuǎn)化成為異或、與非的形式，按照要求搭建電路。輸出接發(fā)光二極管，輸入接開(kāi)關(guān)。記錄下比較結(jié)果。,表2.1,7,實(shí)驗(yàn)二 數(shù)值比較器、數(shù)據(jù)選擇器（續(xù)）,思考：如何設(shè)計(jì)一個(gè)2位數(shù)值比較器電路？ 3）數(shù)據(jù)選擇器是一種能接受多個(gè)數(shù)據(jù)輸入，而一次只允許一個(gè)數(shù)據(jù)輸出的邏輯部件。它的功能是根據(jù)譯碼條件選擇通道，傳送

7、數(shù)據(jù)。雙4選1數(shù)據(jù)選擇器74153的引腳圖如圖2.1所示。 其中，AD為數(shù)據(jù)輸入端，Y為輸出端，S1、S0稱為地址輸入端。S1、S0的狀態(tài)起著從4路輸入數(shù)據(jù)中選擇哪1路輸出的作用。Gn為使能端，低電平有效，Gn=0時(shí)，數(shù)據(jù)選擇器工作；Gn=1時(shí)，電路被禁止，輸出0，輸出狀態(tài)與輸入數(shù)據(jù)無(wú)關(guān)。注意S1、S0地址在集成塊中由2個(gè)4選1共用，高位為S1，低位為S0，S1S0=01時(shí)，Y=B，S1S0=10時(shí)，Y=C。 其真值表如表2.3所示。,表2.2 1位數(shù)值比較器真值表,8,實(shí)驗(yàn)二 數(shù)值比較器、數(shù)據(jù)選擇器（續(xù)）,,表2.3 74153真值表,9,實(shí)驗(yàn)二 數(shù)值比較器、數(shù)據(jù)選擇器（續(xù)）,4

8、）判決電路真值表 真值表如右表2.4所示，根據(jù)真值表得到邏輯關(guān)系式如下： 74153的輸出邏輯表達(dá)式如下： 令P1=S1，P2=S0，將以上兩個(gè)等式進(jìn)行比對(duì)，可以得到： A=0 B=C=P3 D=1 根據(jù)上述分析即可畫(huà)出3人判決電路的邏輯組合電路。 思考：如果在此基礎(chǔ)上增加一個(gè)主裁判，構(gòu)成四人判決電路，應(yīng)該如何設(shè)計(jì)？即，只有當(dāng)三個(gè)副裁判中多數(shù)贊成且主裁判也贊成時(shí)有效。做出其真值表并設(shè)計(jì)組合電路。,表2.4 3人判決電路真值表,10,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用,1、實(shí)驗(yàn)?zāi)康?掌握任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法。 掌握集成二進(jìn)制同步計(jì)數(shù)器74161的邏輯功能。 學(xué)習(xí)時(shí)序邏輯電路的設(shè)計(jì)及測(cè)試方法。 2

9、、實(shí)驗(yàn)內(nèi)容 用74161搭建一個(gè)60進(jìn)制計(jì)數(shù)器電路，并將結(jié)果輸出到7段數(shù)碼管顯示出來(lái)，畫(huà)出其設(shè)計(jì)邏輯圖，并驗(yàn)證它的運(yùn)算。 3、實(shí)驗(yàn)設(shè)備 數(shù)字邏輯實(shí)驗(yàn)箱 示波器 萬(wàn)用表 集成電路：74161、7400、7404,11,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,4、實(shí)驗(yàn)原理 1） 集成4位二進(jìn)制同步計(jì)數(shù)器74161的引腳圖如圖3.1所示。 圖3.1 74161引腳圖 其中，CP是輸入計(jì)數(shù)脈沖（上升沿有效），CR是清零端，LD是置數(shù)控制端 ，CTp和CTt是計(jì)數(shù)器工作狀態(tài)控制端，D0D3是并行輸入數(shù)據(jù)端，CO是進(jìn)位信號(hào)端，Q0Q3是計(jì)數(shù)

10、器狀態(tài)輸出端。（見(jiàn)教材P140）,12,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,74161的狀態(tài)表如表3.1所示（亦可見(jiàn)教材P141）。,13,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,2）74161性能特點(diǎn) 可以直接清零（不需CP脈沖配合），又稱強(qiáng)迫置零 數(shù)據(jù)可以并行預(yù)置，但需CP上升沿配合 可進(jìn)行二進(jìn)制同步計(jì)數(shù) 具有進(jìn)位輸出信號(hào)，可以串接計(jì)數(shù)使用 內(nèi)部采用JK觸發(fā)器單元計(jì)數(shù) 當(dāng)進(jìn)位輸出Q3Q2Q1Q0=1111時(shí)，產(chǎn)生進(jìn)位輸出，CO=1，當(dāng)下一個(gè)CP上升沿到來(lái)之時(shí)，內(nèi)部4個(gè)觸發(fā)器均翻轉(zhuǎn)為0，計(jì)數(shù)器重新開(kāi)始計(jì)數(shù)。 3）任意進(jìn)制計(jì)數(shù)方法 反饋預(yù)置數(shù)法 該法是用譯碼電路（門(mén)電路）檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器到達(dá)被檢測(cè)的狀

11、態(tài)時(shí)，譯碼電路輸出低電平或高電平，將其反饋到計(jì)數(shù)器的預(yù)置數(shù)端，使預(yù)置數(shù)端出現(xiàn)有效電平。 利用預(yù)置數(shù)端的異步/同步預(yù)置功能，將數(shù)據(jù)輸入端所加的預(yù)置數(shù)裝入計(jì)數(shù)器，從而實(shí)現(xiàn)預(yù)定模數(shù)的計(jì)數(shù)。,14,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,【示例】試用預(yù)置數(shù)端復(fù)位法將74161構(gòu)成12進(jìn)制計(jì)數(shù)器 【解】 預(yù)置端送0：對(duì)于12進(jìn)制計(jì)數(shù)器，當(dāng)計(jì)數(shù)輸入到1011時(shí)（計(jì)數(shù)初始值為0000），應(yīng)使計(jì)數(shù)器輸出0000。 當(dāng)計(jì)數(shù)器計(jì)數(shù)到Q3Q2Q1Q0=1011時(shí)，應(yīng)具備送數(shù)條件即 令 ,則當(dāng)計(jì)數(shù)器計(jì)數(shù)到1011時(shí)， 當(dāng)下一個(gè)計(jì)數(shù)脈沖到達(dá)時(shí)，將D3D2D1D0=0000置入計(jì)數(shù)器，使計(jì)數(shù)器復(fù)位。 如圖3.2所示

12、 圖3.2 用74161構(gòu)成12進(jìn)制計(jì)數(shù)器,15,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,反饋復(fù)位法 該法也是用譯碼電路（門(mén)電路）來(lái)檢測(cè)計(jì)數(shù)器的狀態(tài)，當(dāng)計(jì)數(shù)器達(dá)到被檢測(cè)的狀態(tài)時(shí)，譯碼電路輸出低電平或高電平，把該信號(hào)反饋到計(jì)數(shù)器的清零端（復(fù)位端），使清零端出現(xiàn)有效電平。 【示例】試用預(yù)置數(shù)端復(fù)位法將74161構(gòu)成12進(jìn)制計(jì)數(shù)器（與上例相同） 直接清零，如圖3.4所示 圖3.4 用直接清零法實(shí)現(xiàn)12進(jìn)制計(jì)數(shù)器,16,實(shí)驗(yàn)三 計(jì)數(shù)器的應(yīng)用（續(xù)）,4）該實(shí)驗(yàn)設(shè)計(jì)思路 用74161構(gòu)成60進(jìn)制計(jì)數(shù)器，需要將兩片74161進(jìn)行級(jí)聯(lián)，分別作為十位和個(gè)位的計(jì)數(shù)。其中，個(gè)位完成十進(jìn)制

13、計(jì)數(shù)，需要對(duì)Q3Q2Q1Q0=1001進(jìn)行譯碼，即當(dāng)計(jì)數(shù)器計(jì)數(shù)到第9個(gè)時(shí)鐘脈沖時(shí)，個(gè)位計(jì)數(shù)器的預(yù)置數(shù)端得到有效低電平，當(dāng)?shù)?0個(gè)時(shí)鐘脈沖到來(lái)時(shí)，預(yù)置數(shù)端出現(xiàn)有效低電平，將數(shù)據(jù)輸入端的0000送入計(jì)數(shù)器，同時(shí)，還應(yīng)當(dāng)使得十位計(jì)數(shù)器開(kāi)始進(jìn)行加法計(jì)數(shù)。由于十位計(jì)數(shù)器需要對(duì)Q3Q2Q1Q0=0101進(jìn)行譯碼，即當(dāng)計(jì)數(shù)器計(jì)數(shù)到第5個(gè)時(shí)鐘脈沖時(shí)，十位計(jì)數(shù)器的預(yù)置數(shù)端得到有效低電平，當(dāng)?shù)?個(gè)時(shí)鐘脈沖到來(lái)時(shí)，預(yù)置數(shù)端出現(xiàn)有效低電平，將數(shù)據(jù)輸入端的0000送入計(jì)數(shù)器。 控制十位計(jì)數(shù)器的加法計(jì)數(shù)，需要對(duì)CTp或CTt端進(jìn)行控制，兩者只要其中一個(gè)為低電平時(shí)，十位計(jì)數(shù)器均可處于數(shù)據(jù)保持狀態(tài)。因此，在對(duì)個(gè)位計(jì)數(shù)器輸出數(shù)

14、據(jù)Q3Q2Q1Q0=1001進(jìn)行譯碼的同時(shí)，信號(hào)Q3Q0可作為十位計(jì)數(shù)器工作狀態(tài)控制信號(hào)。 工作計(jì)數(shù)脈沖可以采用同步脈沖的形式，即個(gè)位計(jì)數(shù)器和十位計(jì)數(shù)器可以采用相同的脈沖信號(hào)源。 工作脈沖選擇實(shí)驗(yàn)箱上頻率為1HZ的固定脈沖，完成60秒時(shí)間計(jì)時(shí)。 思考：如何實(shí)現(xiàn)秒表暫停？需要增加什么電路？,17,實(shí)驗(yàn)四 簡(jiǎn)易數(shù)字式頻率計(jì),1、用兩片74161構(gòu)成100進(jìn)制計(jì)數(shù)器 2、參考教材P105習(xí)題10，設(shè)計(jì)一個(gè)單脈沖發(fā)生器（參考圖2），其脈沖寬度與手按按鈕時(shí) 間長(zhǎng)短無(wú)關(guān)與兩次按鈕時(shí)間間隔無(wú)關(guān)，僅與時(shí)鐘脈沖頻率f1有關(guān)，且有以下關(guān)系： 3、在上述兩電路工作正常后，按下圖1所示組合成一個(gè)簡(jiǎn)易數(shù)字式頻率計(jì)。圖

15、中f1是基準(zhǔn)信 號(hào)頻率為1HZ，f2是待檢測(cè)信號(hào)，0-1按鈕是手動(dòng)開(kāi)關(guān)。 4、簡(jiǎn)易數(shù)字式頻率計(jì)功能：按下0-1按鈕，閘門(mén)控制信號(hào)產(chǎn)生輸出兩路信號(hào)，一路信號(hào)對(duì) 計(jì)數(shù)器清零，一路輸出寬度為的單脈沖。在閘門(mén)控制信號(hào)時(shí)間內(nèi)，閘門(mén)打開(kāi)，計(jì)數(shù) 器對(duì)f2計(jì)數(shù)。數(shù)碼顯示的數(shù)值即為f2的頻率，并保留至重新按下按鈕時(shí)為止。,18,,閘門(mén),,閘門(mén)控制信號(hào) 產(chǎn)生電路,,譯碼顯示,,計(jì)數(shù)器,,01按鈕,,,,,,,,,,,,f2,f1,清0信號(hào),,,,,,,,圖1簡(jiǎn)易數(shù)字式頻率計(jì)邏輯框圖,19,,D,Q,Q,,,,,RD,,,,,D,Q,Q,,,,,,,,,,,,,,,,,,,0-1按鈕,f1,清零信號(hào),,,,,

16、,,圖2閘門(mén)控制信號(hào)產(chǎn)生電路,20,附：實(shí)驗(yàn)報(bào)告撰寫(xiě)要求及實(shí)驗(yàn)室操作規(guī)范,1、實(shí)驗(yàn)報(bào)告結(jié)構(gòu)（即每一個(gè)實(shí)驗(yàn)對(duì)應(yīng)的報(bào)告應(yīng)該包括的內(nèi)容及順序） 實(shí)驗(yàn)?zāi)康?實(shí)驗(yàn)內(nèi)容（只針對(duì)你所選的實(shí)驗(yàn)題目進(jìn)行說(shuō)明） 實(shí)驗(yàn)設(shè)備（實(shí)驗(yàn)中實(shí)際使用的儀器型號(hào)和編號(hào)以及元器件使用情況。） 實(shí)驗(yàn)步驟 實(shí)驗(yàn)原理（重點(diǎn)突出與該次實(shí)驗(yàn)相關(guān)的知識(shí)點(diǎn)，除了有關(guān)理論知識(shí)的介紹，還包括實(shí)驗(yàn)對(duì)應(yīng)的方框圖、邏輯圖（或測(cè)試電路）、狀態(tài)圖，真值表以及文字說(shuō)明等，對(duì)于設(shè)計(jì)實(shí)驗(yàn)，還應(yīng)有整個(gè)設(shè)計(jì)過(guò)程和關(guān)鍵的設(shè)計(jì)技巧說(shuō)明。） 實(shí)驗(yàn)記錄（以時(shí)序圖、波形圖、測(cè)量結(jié)果統(tǒng)計(jì)表等形式配合文字對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行闡述） 總結(jié)分析（一般應(yīng)對(duì)重要的實(shí)驗(yàn)現(xiàn)象、結(jié)論加以討論，以便進(jìn)一

17、步加深理解，此外，對(duì)實(shí)驗(yàn)中的異?，F(xiàn)象，可作一些簡(jiǎn)要說(shuō)明，實(shí)驗(yàn)中有何收獲，可談一些心得體會(huì)。）,21,實(shí)驗(yàn)報(bào)告撰寫(xiě)要求及實(shí)驗(yàn)室操作規(guī)范（續(xù)）,2、報(bào)告質(zhì)量要求 實(shí)驗(yàn)報(bào)告要求提交電子文檔，通過(guò)相關(guān)平臺(tái)提交至服務(wù)器，報(bào)告收齊以后首先會(huì)做報(bào)告查重，對(duì)于系統(tǒng)檢測(cè)結(jié)果有重大抄襲的，報(bào)告成績(jī)一律記零。 報(bào)告中的文字描述（除專業(yè)知識(shí)介紹外）盡量根據(jù)自己的理進(jìn)行闡述，避免與他人雷同。 提交報(bào)告時(shí)間一經(jīng)確定不得延誤，即必須在指定的時(shí)間內(nèi)提交實(shí)驗(yàn)報(bào)告，否則該次實(shí)驗(yàn)成績(jī)記零。 建議自己“親自”提交實(shí)驗(yàn)報(bào)告，報(bào)告是否提交成功要及時(shí)進(jìn)行確認(rèn)檢測(cè)。 3、實(shí)驗(yàn)操作規(guī)范 先連線，再上電；先斷電，再拆線。 電源和地要正確連接，切勿將兩者接反了。 做完實(shí)驗(yàn)后，要將導(dǎo)線拆下并整齊放置于實(shí)驗(yàn)箱內(nèi)。,22,