上海大學(xué) 八位串行密碼鎖的設(shè)計(jì)

《上海大學(xué) 八位串行密碼鎖的設(shè)計(jì)》由會(huì)員分享，可在線閱讀，更多相關(guān)《上海大學(xué) 八位串行密碼鎖的設(shè)計(jì)（13頁(yè)珍藏版）》請(qǐng)?jiān)谘b配圖網(wǎng)上搜索。

1、電子技術(shù)課程設(shè)計(jì)報(bào)告 八位串行密碼鎖的設(shè)計(jì)上海大學(xué)機(jī)自學(xué)院自動(dòng)化系電氣工程及其自動(dòng)化專業(yè)姓名:學(xué)號(hào):指導(dǎo)老師:徐美華2014年6月26日一、設(shè)計(jì)目的與要求電子密碼鎖是一種通過(guò)密碼輸入來(lái)控制電路或是芯片工作，從而達(dá)到控制開(kāi)關(guān)閉和，完成開(kāi)鎖、閉鎖任務(wù)的電子產(chǎn)品。電子密碼鎖的性能與安全性已經(jīng)大大地超過(guò)了機(jī)械鎖。主要特點(diǎn)如下：1、 保密性好，編碼量多，遠(yuǎn)遠(yuǎn)大于彈子鎖，隨即開(kāi)鎖成功率幾乎為零。2、 密碼可變，可以防止密碼被盜。3、 誤碼輸入保護(hù)，多次錯(cuò)誤后，可自行報(bào)警。4、 操作簡(jiǎn)單，一學(xué)即會(huì)。5、 干擾碼功能，在正確密碼前可以輸入任意碼。6、 安保功能。7、 等等 本次課程設(shè)計(jì)的目標(biāo)要求是： 設(shè)計(jì)電子

2、鎖，滿足：1、 開(kāi)鎖密碼為八位串行二進(jìn)制碼。2、 開(kāi)鎖輸入碼與設(shè)定密碼一致時(shí)，鎖被打開(kāi)；不一致時(shí)，報(bào)警。3、 設(shè)置復(fù)位開(kāi)關(guān)，所有的時(shí)間數(shù)據(jù)用數(shù)碼管顯示出來(lái)。二、設(shè)計(jì)框圖由密碼鎖的總體要求可以得到如下的設(shè)計(jì)框圖：?jiǎn)畏€(wěn)態(tài)觸發(fā)器移位寄存器比較電路計(jì)數(shù)電路計(jì)時(shí)電路多諧振蕩器開(kāi)鎖報(bào)警 1. 單穩(wěn)態(tài)觸發(fā)器由555定時(shí)器組成，可以產(chǎn)生暫穩(wěn)態(tài)脈沖，通過(guò)開(kāi)關(guān)的閉合可以得到我們所需要的脈沖。 2. 用由74LS164組成的移位寄存器向電路串行輸入密碼。 3. 用由兩片74LS85構(gòu)成的比較器來(lái)預(yù)置和比較密碼。 4. 用由74LS192組成的計(jì)數(shù)器來(lái)記錄已輸入密碼的個(gè)數(shù)。 5. 多諧振蕩器由555定時(shí)器組成，用來(lái)實(shí)

3、現(xiàn)周期為1S的脈沖信號(hào)，配合計(jì)時(shí)。 6. 用由兩片74LS192組成的減法計(jì)時(shí)器來(lái)限制輸入密碼的時(shí)間。三、所用各器件及其原理1、555定時(shí)器定時(shí)器555是一種多功能集成電路，只要在外部接上幾個(gè)電阻電容，就可以組成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器。定時(shí)器555內(nèi)部結(jié)構(gòu)框圖、符號(hào)圖和功能表如下。555定時(shí)器有二個(gè)比較器C1和C2，有一個(gè)RS觸發(fā)器，R和S高電平有效。三極管VT1對(duì)清零起跟隨作用，起緩沖作用。三極管VT2是放電管，將對(duì)外電路的元件提供放電通路。比較器的輸入端有一個(gè)由三個(gè)5kW電阻組成的分壓器，由此可以獲得 和 兩個(gè)分壓值，一般稱為閾值。555定時(shí)器的1腳是接地端GND，2腳是低

4、觸發(fā)端TL，3腳是輸出端OUT，4腳是清除端Rd，5腳是電壓控制端CV，6腳是高觸發(fā)端TH，7腳是放電端DIS，8腳是電源端VCC。2、移位寄存器74LS164移位寄存器除了具有寄存數(shù)碼的功能外，還具有移位功能，即在移位脈沖作用下，能夠把寄存器中的數(shù)依次向右或向左移。它是一個(gè)同步時(shí)序邏輯電路,根據(jù)移位方向，常把它分成左移寄存器、右移寄存器 和 雙向移位寄存器三種；根據(jù)移位數(shù)據(jù)的輸入輸出方式，又可將它分為串行輸入串行輸出、串行輸入并行輸出、并行輸入串行輸出和并行輸入并行輸出四種電路結(jié)構(gòu)74LS164是8位串入并出的移位寄存器，其內(nèi)部結(jié)構(gòu)與引腳排列如圖。74LS164由8個(gè)具有異步清除端的SR觸發(fā)

5、器組成，具有時(shí)鐘端CP、清除端、串行輸入端A和B、8個(gè)輸出端。從其功能表可以看出，只要端輸入低電平，移存器無(wú)條件清 0。只有當(dāng)端接高電平，CP上升沿到達(dá)時(shí)，電路才可能按AB設(shè)置的方式執(zhí)行移位或置數(shù)操作：AB=11時(shí)，AB=01或AB=10時(shí)移入0。3、 數(shù)據(jù)比較器74LS85在一些數(shù)字系統(tǒng)當(dāng)中經(jīng)常要求比較兩個(gè)數(shù)值的大小。為完成這一功能所設(shè)計(jì)的各種邏輯電路統(tǒng)稱為數(shù)值比較器。例如，A.B是兩個(gè)4位二進(jìn)制數(shù)A3A2A1A0和B3B2B1B0,進(jìn)行比較的話，應(yīng)該首先比較高位的A3和B3，如果A3B3,那么不管其他幾位數(shù)碼各為何值，肯定AB反之，若A3B3，則不管其他幾位數(shù)碼為何值，肯定AB。如果A3B

6、3，必要通過(guò)比較下一位數(shù)A2和B2的大小來(lái)判斷A和B的大小了。依此類推，肯定能比較出結(jié)果來(lái)。74LS85是集成4位比較器，它還有級(jí)聯(lián)輸入端，通過(guò)級(jí)聯(lián)輸入端可以連接成8位、16位或更高位數(shù)的比較器。由其功能表可以看出，該比較器判斷順序?yàn)閺母呶坏降臀唬羲鼈兌枷嗟?，就判斷?jí)聯(lián)信號(hào)。4、 計(jì)數(shù)器74LS19274LS192是十進(jìn)制同步加減法計(jì)數(shù)器，采用8421BCD碼編碼，具有直接清零、異步清零功能。由功能表可以看出，當(dāng) =1，CR=0，CPD=1時(shí)，如果有時(shí)鐘脈沖加到CPU端，則計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上進(jìn)行加法計(jì)數(shù)，當(dāng)計(jì)到9（1001）時(shí)， 端輸出進(jìn)位下降沿跳變脈沖；當(dāng) =1，CR=0，CPU=1時(shí)

7、，如果有時(shí)鐘脈沖加到CPD端，則計(jì)數(shù)器在預(yù)置數(shù)的基礎(chǔ)上進(jìn)行減法計(jì)數(shù)，當(dāng)計(jì)到0（0000）時(shí)， 端輸出借位下降沿跳變脈沖。四、各單元電路的設(shè)計(jì)與調(diào)試1、單穩(wěn)態(tài)觸發(fā)器（模塊1）單穩(wěn)態(tài)觸發(fā)器有幾個(gè)重要特點(diǎn)，分別是：1）.有穩(wěn)態(tài)跟暫穩(wěn)態(tài)兩個(gè)工作狀態(tài)。2）.能在脈沖作用下，從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，并維持一點(diǎn)時(shí)間后自動(dòng)返回穩(wěn)態(tài)。3）.暫穩(wěn)態(tài)的時(shí)間與脈沖無(wú)關(guān)，取決于電路本身。上圖為一個(gè)單穩(wěn)態(tài)觸發(fā)器，開(kāi)關(guān)每閉合一次，即可產(chǎn)生脈沖，即可通過(guò)開(kāi)關(guān)的閉合來(lái)產(chǎn)生所需的脈沖。2、移位寄存器（模塊2）由74LS164組成的移位寄存器，其端接在模塊1單穩(wěn)態(tài)觸發(fā)器的輸出端口處，通過(guò)選擇開(kāi)關(guān)S1，S2的接通情況和脈沖信號(hào)觸發(fā)達(dá)到向

8、電路輸入密碼的功能。在本設(shè)計(jì)中可如下圖：3、計(jì)數(shù)器（模塊3）由74LS192組成的加法計(jì)數(shù)器，ABCD四個(gè)輸入端均接地，表示預(yù)置0000；CLR通過(guò)開(kāi)關(guān)控制清零，即每次A閉合都會(huì)置零。脈沖端UP接到單脈沖觸發(fā)器的輸出端，開(kāi)關(guān)space的每閉合一次產(chǎn)生的脈沖令數(shù)碼管顯示數(shù)值加1。如下圖所示：4、數(shù)據(jù)比較器（模塊4）由兩個(gè)74LS85芯片組成的8位數(shù)據(jù)比較器，對(duì)于總體電路來(lái)說(shuō)這是一個(gè)譯碼電路，U3的B0.B1.B2.B3接口接低電平，端口AB.AB.AB也分別接在U2的端口AB.AB.AB上。U2的AB.B0.B1三個(gè)端口接高電平，端口AB. AB.B2.B3接低電平，即初始設(shè)定的密碼是0000

9、0011，U2.U3的輸入端口A0.A1.A2.A3分別接移位寄存器的8個(gè)輸出端口，當(dāng)輸入的密碼與設(shè)定的初始密碼一致時(shí)，U3的輸出端口AB輸出高電平，可接到開(kāi)鎖電路和報(bào)警電路。5、減時(shí)計(jì)時(shí)器（模塊5）由兩個(gè)74LS192組成的減法計(jì)數(shù)器， 接多諧振蕩器的輸出接口，置數(shù)端通過(guò)三個(gè)或門接到計(jì)數(shù)器的四個(gè)輸出端，預(yù)置數(shù)為N=（00110000）8421BCD=（30）10,即預(yù)置時(shí)間為30秒，當(dāng)接通時(shí)，初始值為30秒。當(dāng)?shù)臀挥?jì)數(shù)器的借位輸出端 輸出借位脈沖時(shí)，高位計(jì)數(shù)器才進(jìn)行減法計(jì)數(shù)。當(dāng)計(jì)數(shù)到高、低位計(jì)數(shù)器都為零時(shí)，高位計(jì)數(shù)器輸出端 輸出借位脈沖，接到報(bào)警電路。6、多諧振蕩器（模塊6）由555定時(shí)器可

10、組成多諧振蕩器，如下圖所示：因?yàn)榻恿硕O管，且R3=R4，則T=C3In2R,所以T=1s。7、開(kāi)鎖及報(bào)警顯示（模塊7）此模塊主要是對(duì)之前的模塊輸出信號(hào)的處理，可通過(guò)簡(jiǎn)單邏輯門與輸出器來(lái)實(shí)現(xiàn)。具體的電路如下圖：U3接的是比較器的輸出端，U5接的是計(jì)數(shù)器的輸出端，U17A接的是計(jì)時(shí)器的輸出端。根據(jù)邏輯門的關(guān)系可以得到高低電平，從而實(shí)現(xiàn)開(kāi)鎖與報(bào)警功能。五、總邏輯圖六、小結(jié)這次的課程設(shè)計(jì)，不僅是我能夠鞏固原本很模糊的知識(shí)點(diǎn)，也讓我明白，設(shè)計(jì)性課題的獨(dú)特之處，設(shè)計(jì)性課題更加的具有自主性，開(kāi)放性，不限于一個(gè)答案，更加地能夠激發(fā)興趣。在仿真中也出現(xiàn)了不少問(wèn)題，使用的是Multisim12.0版本的仿真軟件，因?yàn)樵谄綍r(shí)的教學(xué)之中并沒(méi)有相關(guān)軟件的介紹，所以在剛開(kāi)始使用時(shí)不是很適應(yīng)，但是因?yàn)槭褂玫钠骷际呛艹Ｒ?jiàn)的，所以也是很快能夠找全。在這次的設(shè)計(jì)之中，參考了很多的相關(guān)資料，也明白了不僅可以通過(guò)這些器件來(lái)實(shí)現(xiàn)，也可以通過(guò)單片機(jī)編程來(lái)實(shí)現(xiàn)，可見(jiàn)在未來(lái)的行業(yè)之中，自動(dòng)化與計(jì)算機(jī)行業(yè)將密不可分，而這些多元化、多方面的設(shè)計(jì)也將更多的走近我們的生活。通過(guò)這次的課程設(shè)計(jì)，也很好的綜合應(yīng)用了之前的模電、數(shù)電的相關(guān)知識(shí)，能夠更加的整體化，促進(jìn)綜合應(yīng)用。