計01班計算機組成原理復習重點白中英版

《計01班計算機組成原理復習重點白中英版》由會員分享，可在線閱讀，更多相關(guān)《計01班計算機組成原理復習重點白中英版（32頁珍藏版）》請在裝配圖網(wǎng)上搜索。

1、word計算機組成原理課程總結(jié)&復習考試要點一、考試以講授過的教材中的容為主，歸納要點如下：第1章 -第2章 計算機概念 運算方法和運算器一學習目標1.了解計算機的分類和應(yīng)用。2.掌握計算機的軟、硬件構(gòu)成。3.掌握計算機的層次結(jié)構(gòu)。3掌握數(shù)的原碼、反碼、補碼的表示方法。4掌握計算機中數(shù)據(jù)的定點表示和浮點表示方法，并熟練掌握各種表示方法下所能表示的數(shù)據(jù)的圍。5理解定點加法原理與其判斷溢出的方法。6了解計算機定點乘法、除法的實現(xiàn)方法。7了解浮點加法，乘法，除法的實現(xiàn)方法。8理解ALU運算器的工作原理與其擴展方法。二第1章學習容第一節(jié)計算機的分類和應(yīng)用要點：計算機的分類，計算機的應(yīng)用。第二節(jié)計算機的

2、硬件和軟件要點：了解計算機的硬件構(gòu)成與各局部的功能；了解計算機的軟件分類和開展演變。第三節(jié)計算機系統(tǒng)的層次結(jié)構(gòu)要點：了解計算機系統(tǒng)的層次結(jié)構(gòu)。三第2章學習容第一節(jié)數(shù)據(jù)和文字的表示方法要點：定點數(shù)的表示方法，與其在原碼、反碼和補碼表示下的數(shù)值的圍；浮點數(shù)的表示方法與其不同表示格式下數(shù)據(jù)的表示圍；常見漢字和字符的幾種表示方法；第二節(jié)定點加法、減法運算要點：補碼加、減法與其溢出的檢測方法；二進制加法器和十進制加法器的邏輯構(gòu)成。第三節(jié)定點乘法運算要點：原碼并行乘法原理；不帶符號的陣列乘法器；補碼并行乘法原理；直接補碼陣列乘法器。第四節(jié)定點除法運算要點：理解原碼除法原理以與并行除法器的構(gòu)成原理。第五節(jié)多

3、功能算術(shù)/邏輯運算單元要點：74181并行進位運算器；74182進位鏈；多位ALU的擴展。第六節(jié)浮點運算運算和浮點運算器要點：了解浮點加/減；浮點乘/除原理。浮點存儲：1假如浮點數(shù)x的754標準存儲格式為(41360000)16，求其浮點數(shù)的十進制數(shù)值。解：將16進制數(shù)展開后，可得二制數(shù)格式為 0 100 00010011 0110 0000 0000 0000 0000 S 階碼(8位) 尾數(shù)(23位)指數(shù)e=階碼-127=100001=00000011=(3)10包括隱藏位1的尾數(shù)于是有x=(-1)S1.M2e=+(1.011011)23=+1011.011=(11.375)10 2.將數(shù)

4、(20.59375)10轉(zhuǎn)換成754標準的32位浮點數(shù)的二進制存儲格式。解:首先分別將整數(shù)和分數(shù)局部轉(zhuǎn)換成二進制數(shù)：然后移動小數(shù)點，使其在第1，2位之間10100.10011=1.01001001124 e=4于是得到： S=0, E=4+127=131, M=010010011最后得到32位浮點數(shù)的二進制存儲格式為：0000=(41A4C000)16 3.假設(shè)由S,E,M三個域組成的一個32位二進制字所表示的非零規(guī)格化浮點數(shù),真值表示為非IEEE754標準：(1)s(1.M)2E128問：它所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負數(shù)、最小負數(shù)是多少？(1)最大正數(shù)0 1111 1111 1

5、11 1111 1111 1111 1111 11111(12-23)2127(2)最小正數(shù) 000 000 000000 000 000 000 000 000 000 001.02128(3)最小負數(shù)111 111 111111 111 111 111 111 111 111 111(1223)2127(4)最大負數(shù)100 000 000000 000 000 000 000 000 000 001.021284.用源碼陣列乘法器、補碼陣列乘法器分別計算xXy。 1x=11000 y=11111 (2) x=-01011 y=110011原碼陣列符號位: x0y0 = 01 = 1x原 =

6、 11011, y原 = 11111 x*y原 = 1， 11 0100 0101帶求補器的補碼陣列x補 = 0 11011, y補 = 1 00001乘積符號位單獨運算011尾數(shù)局部算前求補輸出X11011，y11111X(2) 原碼陣列符號位: x0y0 = 11 = 0x補 = 11111, y補 = 11011 x*y補 = 0,11010,00101帶求補器的補碼陣列x補 = 1 00001, y補 = 1 00101乘積符號位單獨運算110尾數(shù)局部算前求補輸出X11111，y110111 1 1 1 1*1 1 0 1 11 1 1 1 11 1 1 1 1 0 0 0 0 0 1

7、 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1X 5. 計算浮點數(shù)x+y、x-yx = 2-101*(-0.010110), y = 2-100 x浮= 1y浮= 1 Ex-Ey = 11011+00100 = 11111x浮= 11100,1.110101(0)規(guī)格化處理: 0.101100 階碼 11010 x+y= 0.101100*2-6規(guī)格化處理: 1.011111 階碼11100x-y=-0.100001*2-4 6.設(shè)過程段 Si所需的時間為i,緩沖存放器的延時為l,線性流水線的時鐘周期定義為maxilml 流水線處理的頻率為 f1/。一個具有k 級

8、過程段的流水線處理 n 個任務(wù)需要的時鐘周期數(shù)為Tkk(n1)，所需要的時間為： TTk而同時，順序完成的時間為：Tnkk級線性流水線的加速比：*Ck = TL nk Tk k(n1)第3章 多層次存儲器一、學習目標1了解存儲器的不同分類與其各自的特點。2理解SRAM和DRAM存儲單元的構(gòu)成與其存儲原理。3掌握存儲器的擴展與其與CPU的連接。4了解SRAM和DRAM的不同特點，掌握DRAM的刷新方法。5了解高性能主存儲器、閃速存儲器、高速存儲器的特點和工作原理。6掌握CACHE存儲器的根本原理與其地址映射過程。二、學習容第一節(jié)存儲器概述要點：存儲器的分類，存儲器的分級結(jié)構(gòu)。第二節(jié)隨機讀寫存儲器

9、要點：SRAM根本存儲元的存儲原理；SRAM芯片的組成與其邏輯結(jié)構(gòu)；SRAM的擴展；SRAM與CPU的連接；理解DRAM根本存儲元的存儲原理；DRAM芯片的組成與其邏輯結(jié)構(gòu)；DRAM的刷新；了解EDRAM芯片的構(gòu)成與工作原理；了解閃存的工作原理與其特點。第三節(jié)只讀存儲器和閃速存儲器要點：了解只讀存儲器的工作原理；了解閃存的工作原理與其特點。第四節(jié)高速存儲器要點：了解高速存儲器的特點；了解雙端口存儲器的原理；了解多模塊交叉存儲器；相聯(lián)存儲器。第五節(jié) Cache存儲器要點：了解Cache的功能；掌握主存Cache的地址映射：全相聯(lián)方式、組相聯(lián)方式和直接相聯(lián)方式。*閃存：高性能、低功耗、高可靠性以與

10、移動性編程操作：實際上是寫操作。所有存儲元的原始狀態(tài)均處“1狀態(tài)，這是因為擦除操作時控制柵不加正電壓。編程操作的目的是為存儲元的浮空柵補充電子，從而使存儲元改寫成“0狀態(tài)。如果某存儲元仍保持“1狀態(tài)，如此控制柵就不加正電壓。如圖(a)表示編程操作時存儲元寫0、寫1的情況。實際上編程時只寫0，不寫1，因為存儲元擦除后原始狀態(tài)全為1。要寫0，就是要在控制柵C上加正電壓。一旦存儲元被編程，存儲的數(shù)據(jù)可保持100年之久而無需外電源。讀取操作：控制柵加上正電壓。浮空柵上的負電荷量將決定是否可以開啟MOS晶體管。如果存儲元原存1，可認為浮空柵不帶負電，控制柵上的正電壓足以開啟晶體管。如果存儲元原存0，可認

11、為浮空柵帶負電，控制柵上的正電壓不足以克制浮動柵上的負電量，晶體管不能開啟導通。當MOS晶體管開啟導通時，電源VD提供從漏極D到源極S的電流。讀出電路檢測到有電流，表示存儲元中存1，假如讀出電路檢測到無電流，表示存儲元中存0，如圖(b)所示。擦除操作：所有的存儲元中浮空柵上的負電荷要全部洩放出去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見圖(c)所示。源極S上的正電壓吸收浮空柵中的電子，從而使全部存儲元變成1狀態(tài)。*cache：設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進展組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。假如連

12、續(xù)讀出4個字，問順序存儲器和交叉存儲器的帶寬各是多少?解：順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息總量都是：q=64b4=256b順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=4200ns=800ns=810-7st1=T+(m-1)=200ns+350ns=350ns=3510-7s順序存儲器和交叉存儲器的帶寬分別是：W2=q/t2=256b(810-7)s=320Mb/sW1=q/t1=256b(3510-7)s=730Mb/s*CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，cache存取周期為50ns，主存存取周期為2

13、50ns，求cache/主存系統(tǒng)的效率和平均訪問時間。解：h=Nc/Nc+Nmr=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)0.95=83.3%ta=tc/e=50ns/0.833=60ns *存儲器：某64位機主存采用半導體存儲器，其地址碼為26位，假如使用256K16位的DRAM芯片組成該機所允許的最大主存空間，并選用模塊板結(jié)構(gòu)形式，問：1 每個模塊板為1024K64位，共需幾個模塊板？2 個模塊板共有多少DRAM芯片?3主存共需多少DRAM芯片? CPU如何選擇各模塊板？(1) (2) 每個模塊要16個DRAM芯片 (3)64*16 = 102

14、4塊由高位地址選模塊*用16K8位的DRAM芯片組成64K32位存儲器，要求：(1) 畫出該存儲器的組成邏輯框圖。(2) 設(shè)存儲器讀/寫周期為0.5S, CPU在1S至少要訪問一次。試問采用哪種刷新方式比擬合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？解：(1)根據(jù)題意，存儲總?cè)萘繛?4KB，故地址總線需16位?，F(xiàn)使用16K*8位DRAM芯片，共需16片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器，其組成邏輯圖如下列圖，其中使用一片2：4譯碼器。(2)根據(jù)條件，CPU在1us至少訪存一次，而整個存儲器的平均讀/寫周期為0.

15、5us，如果采用集中刷新，有64us的死時間，肯定不行如果采用分散刷新，如此每1us只能訪存一次，也不行所以采用異步式刷新方式。假定16K*1位的DRAM芯片用128*128矩陣存儲元構(gòu)成，刷新時只對128行進展異步方式刷新，如此刷新間隔為2ms/128 = 15.6us，可取刷新信號周期15us。刷新一遍所用時間15us128第4章 指令系統(tǒng)一、復習目標1了解計算機指令系統(tǒng)的開展與性能要求。2理解計算機指令格式的構(gòu)成形式，并能夠根據(jù)要求設(shè)計計算機指令格式。3熟練掌握計算機指令和數(shù)據(jù)的各種尋址方式。4了解堆棧尋址方式的原理。5了解幾種典型指令的功能。二、復習容第一節(jié)指令系統(tǒng)的開展和性能要求要點

16、：了解計算機指令系統(tǒng)的相關(guān)概念，了解計算機對指令系統(tǒng)與性能要求。第二節(jié)指令格式要點：理解指令格式的構(gòu)成以與各局部的含義；指令地址碼的擴展；指令格式設(shè)計。第三節(jié)指令和數(shù)據(jù)的尋址方式要點：指令的尋址方式；數(shù)據(jù)的尋址方式。第四節(jié)堆棧尋址方式要點：串聯(lián)堆棧的構(gòu)成和操作方法；存儲器堆棧的構(gòu)成和操作方法。第五節(jié)典型指令要點：指令的分類和各種類型的功能。某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有40條指令，試采用直接、立即、變址、相對四種尋址方式設(shè)計指令格式。解：40條指令需占用操作碼字段OP6位，這樣指令余下長度為10位。為了覆蓋主存640K字的地址空間，設(shè)尋址模式X2位，形式地址

17、D8位，其指令格式如下：尋址模式定義如下：X= 0 0 直接尋址 有效地址 E=D直接尋址為256個存儲單元X= 0 1 立即尋址 D字段為操作數(shù)X= 1 0 變址尋址 有效地址 E= (RX)D 可尋址64K個存儲單元X= 1 1 相對尋址 有效地址 E=PCD 可尋址64K個存儲單元其中RX為變址存放器16位，PC為程序計數(shù)器16位，在變址和相對尋址時，位移量D可正可負。例如：一種二地址RR型，RS型指令結(jié)構(gòu)如下所示： 6 位 4 位 4 位 1位 2位 16位OP源存放器目標存放器Ix偏移量D其中源存放器，目標存放器都是通用存放器，I為間接尋址標志位，x為尋址模式字段，D為偏移量字段，通

18、過I，x，D的組合，可構(gòu)成RS型尋址方式的有效地址E。請在表中填出6種尋址方式相應(yīng)有效地址E的表達式。尋址方式Ix有效地址E算法說明直接尋址000？相對尋址001？PC為程序計數(shù)器變址尋址010？Rx為變址存放器存放器間接尋址111？R為通用存放器間接尋址100？基址尋址011？Rb為基址存放器請在表中填出6種尋址方式相應(yīng)有效地址E的表達式。某微機的指令格式如下所示：15 109 87 0OPXD例如其中D是位移量，X是尋址特征位，具體定義如下：X=00為直接尋址，01為基地址尋址，10為相對尋址，11為變址尋址。設(shè)(PC)=1234H，(X1)=0037H基址，(X2)=1122H變址，請確

19、定如下指令的有效地址：14020H ：22204H ：31320H： 43525H：56721H：第5章 中央處理器一、復習目標1了解CPU的功能和組成，理解并熟練掌握CPU中各種存放器的功能。2理解指令周期的根本概念。3理解時序信號的體制、時序信號、機器周期、指令周期的形成過程。4理解微程序控制思想，了解微程序控制器的構(gòu)成和各局部的功能。5熟練掌握微程序設(shè)計技術(shù)，掌握微指令格式的形成過程。6了解硬布線控制器的工作原理。7理解CPU的流水工作原理。8了解精簡指令系統(tǒng)和復雜指令系統(tǒng)各自的特點。二、復習容第一節(jié)CPU的功能和組成要點：CPU的功能和組成；掌握CPU種的各種存放器的功能。第二節(jié)指令周

20、期要點：指令周期的含義；指令周期的形成。第三節(jié)時序產(chǎn)生器和控制方式要點：時序信號的作用和體制；時序信號產(chǎn)生器的構(gòu)成和工作原理；機器周期和指令周期的形成。第四節(jié)微程序控制器要點：理解微程序控制器的原理；理解微指令和微程序含義。第五節(jié)微程序設(shè)計技術(shù)要點：掌握微指令的格式；熟練掌握微指令的幾種編碼方式；掌握微程序的形成。第六節(jié)硬布線控制器要點：了解硬布線控制的根本思想。第七節(jié)流水CPU要點：理解流水計算機系統(tǒng)組成；了解流水線中存才的主要問題：資源相關(guān)，數(shù)據(jù)相關(guān)，控制相關(guān)。第八節(jié) RISC CPU要點：了解RISC CPU 和CISC CPU各自的特點。*微指令：直接表示法特點：這種方法結(jié)構(gòu)簡單，并行

21、性強，操作速度快，但是微指令字太長，假如微命令的總數(shù)為N個，如此微指令字的操作控制字段就要有N位。另外，在N個微命令中，有許多是互斥的，不允許并行操作，將它們安排在一條微指令中是毫無意義的，只會使信息的利用率下降。*編碼表示法特點：可以防止互斥，使指令字大大縮短，但增加了譯碼電路，使微程序的執(zhí)行速度減慢* 編碼注意幾點：字段編碼法中操作控制字段并非是任意的，必須要遵循如下的原如此：把互斥性的微命令分在同一段，兼容性的微命令分在不同段。這樣不僅有助于提高信息的利用率，縮短微指令字長，而且有助于充分利用硬件所具有的并行性，加快執(zhí)行的速度。應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。每個小段中包含的信息位不能太多，否如

22、此將增加譯碼線路的復雜性和譯碼時間。一般每個小段還要留出一個狀態(tài)，表示本字段不發(fā)出任何微命令。因此當某字段的長度為三位時，最多只能表示七個互斥的微命令，通常用000表示不操作。*水平型微指令和垂直型微指令的比擬(1)水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指令如此較差。(2)水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。(3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點。垂直型微指令如此相反。(4)水平型微指令用戶難以掌握，而垂直型微指令與指令比擬相似，相對來說，比擬容易掌握。*微地址存放器有6位(A5-A0)，當需要修改其容時，可通過某一位觸發(fā)器的

23、強置端S將其置“1?，F(xiàn)有三種情況：(1)執(zhí)行“取指微指令后，微程序按IR的OP字段(IR3-IR0)進展16路分支；(2)執(zhí)行條件轉(zhuǎn)移指令微程序時，按進位標志C的狀態(tài)進展2路分支；(3)執(zhí)行控制臺指令微程序時，按IR4，IR5的狀態(tài)進展4路分支。請按多路轉(zhuǎn)移方法設(shè)計微地址轉(zhuǎn)移邏輯。答：按所給設(shè)計條件，微程序有三種判別測試，分別為P1，P2，P3。 由于修改A5-A0容具有很大靈活性，現(xiàn)分配如下：(1)用P1和IR3-IR0修改A3-A0；(2)用P2和C修改A0；(3)用P3和IR5，IR4修改A5，A4。 另外還要考慮時間因素T4(假設(shè)CPU周期最后一個節(jié)拍脈沖)，故轉(zhuǎn)移邏輯表達式如下：A5

24、=P3IR5T4A4=P3IR4T4A3=P1IR3T4A2=P1IR2T4A1=P1IR1T4A0=P1IR0T4+P2CT4由于從觸發(fā)器強置端修改，故前5個表達式可用“與非門實現(xiàn)，最后一個用“與或非門實現(xiàn)。*某機有8條微指令I(lǐng)1-I8，每條微指令所包含的微命令控制信號如下表所示。 a-j分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段為8位，請安排微指 令的控制字段格式。解：經(jīng)分析，d, i, j和e, f, h可分別組成兩個小組或兩個字段，然后進展譯碼，可得六個微命令信號，剩下的a, b, c, g四個微命令信號可進展直接控制，其整個控制字段組成如下：*流水線IFInstru

25、ction Fetch取指 IDInstruction Decode指令譯碼 EXExecution執(zhí)行 WB 結(jié)果寫回*今有4級流水線分別完成取值、指令譯碼并取數(shù)、運算、送結(jié)果四步操作，今假設(shè)完成各步操作的時間依次為100ns,100ns,80ns,50ns。2假如相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時間進展。3如果在硬件設(shè)計上加以改良，至少需推遲多少時間？解：(1)流水線的操作周期應(yīng)按各步操作的最大時間來考慮，即流水線時鐘周期性 (2)遇到數(shù)據(jù)相關(guān)時，就停頓第2條指令的執(zhí)行，直到前面指令的結(jié)果已經(jīng)產(chǎn)生，因此至少需要延遲2個時鐘周期。 (3)如果在硬件設(shè)

26、計上加以改良，如采用專用通路技術(shù)，就可使流水線不發(fā)生停頓。第6章 總線系統(tǒng)一、學習目標1正確理解總線的根本概念，了解總線的連接方式和部結(jié)構(gòu)。2正確理解總線接口的功能。3掌握總線的仲裁、定時和數(shù)據(jù)傳送模式。4.了解ISA，EISA，VESA，PCI總線的功能和特性。二、學習容第一節(jié)總線的概念和結(jié)構(gòu)形態(tài)要點：理解總線的功能和分類；了解總線的幾種連接方式；了解總線的部結(jié)構(gòu)。第二節(jié)總線接口要點：理解總線接口功能。第三節(jié)總線的仲裁、定時和數(shù)據(jù)傳送模式要點：掌握總線的仲裁方式與其實現(xiàn)；了解總線的定時方式以與各自的特點。第四節(jié) PCI總線要點：了解PCI總現(xiàn)在計算機中的作用以與特點?？偩€定義：總線是構(gòu)成計算

27、機系統(tǒng)的互聯(lián)機構(gòu)，是多個系統(tǒng)功能部件之間進展數(shù)據(jù)傳送的公共通路。借助于總線連接，計算機在各系統(tǒng)功能部件之間實現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的根底上進展工作?？偩€分類：部總線：CPU部連接各存放器與運算器部件之間的總線。系統(tǒng)總線：CPU和計算機系統(tǒng)中其他高速功能部件相互連接的總線。 I/O總線：CPU和中低速I/O設(shè)備相互連接的總線?？偩€特性：物理特性：總線的物理連接方式根數(shù)、插頭、插座形狀、引腳排列方式等。功能特性：每根線的功能。電氣特性：每根線上信號的傳遞方向與有效電平圍。時間特性：規(guī)定了每根總線在什么時間有效。總線帶寬：總線帶寬定義為總線本身所能達到的最高傳輸速率，它是衡量總線

28、性能的重要指標。cpu 北橋 pci 南橋 isa 之間相互連通通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。多總線結(jié)構(gòu)表現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時進展工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。整個總線分為：數(shù)據(jù)傳送總線：由地址線、數(shù)據(jù)線、控制線組成。其結(jié)構(gòu)與簡單總線相似，但一般是32條地址線，32或64條數(shù)據(jù)線。為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線常常和地址線采用多路復用方式。仲裁總線：包括總線請求線和總線授權(quán)線。中斷和同步總線：用于處理帶優(yōu)先級的中斷操作，包括中斷請求線和中斷認可線。公用線：

29、包括時鐘信號線、電源線、地線、系統(tǒng)復位線以與加電或斷電的時序信號線等。接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷?？偩€的傳輸過程：串行傳送：使用一條傳輸線，采用脈沖傳送。主要優(yōu)點是只需要一條傳輸線，這一點對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，本錢比擬低廉。缺點就是速度慢。并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時傳送：總線復用或是共享總線的部件分時使用總線。*總線的信息傳送過程：請求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回?？偩€數(shù)據(jù)傳送模式：讀、寫操作：讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。塊傳送操作：只需給出

30、塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭搿τ贑PU主方存儲器從方而言的塊傳送，常稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度存儲器字長的4倍。寫后讀、讀修改寫操作：這是兩種組合操作。只給出地址一次表示同一地址，或進展先寫后讀操作，或進展先讀后寫操作。廣播、廣集操作：一般而言，數(shù)據(jù)傳送只在一個主方和一個從方之間進展。但有的總線允許一個主方對多個從方進展寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測多個中斷源。菊花鏈方式優(yōu)先級判決邏輯電路圖獨立請求方式優(yōu)先級判別邏輯電路圖*橋：在PCI總線體系結(jié)構(gòu)中有三種橋。其中H

31、OST橋又是PCI總線控制器，含有中央仲裁器。橋起著重要的作用，它連接兩條總線，使彼此間相互通信。橋又是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。橋本身的結(jié)構(gòu)可以十分簡單，如只有信號緩沖能力和信號電平轉(zhuǎn)換邏輯，也可以相當復雜，如有規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)等。*1某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少?2如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，總線帶寬是多少?解：1設(shè)總線帶寬用Dr表示，總線時鐘周

32、期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得Dr=D/T=D1/T=Df=4B33106/s=132MB/s264位=8BDr=Df=8B66106/s=528MB/s*總線的一次信息傳送過程大致分哪幾個階段？假如采用同步定時協(xié)議，請畫出讀數(shù)據(jù)的同步時序圖?？偩€的一次信息傳送過程，大致可分為：請求總線，總線仲裁，尋址，信息傳送，狀態(tài)返回。20. 70*8 = 560MHz/s*總線仲裁：按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。集中式仲裁有三種：鏈式查詢方式：離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠，優(yōu)先權(quán)越低。優(yōu)點：只用很少幾根線就能按一

33、定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈式結(jié)構(gòu)很容易擴大設(shè)備。缺點：是對詢問鏈的電路故障很敏感，優(yōu)先級固定。計數(shù)器定時查詢方式：總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備置“1BS線，獲得了總線使用權(quán)，此時中止計數(shù)查詢。每次計數(shù)可以從“0開始，也可以從中止點開發(fā)始。如果從“0開始，各設(shè)備的優(yōu)先次序與鏈式查詢法一樣，優(yōu)先級的順序是固定的。如果從中止點開始，如此每個設(shè)備使用總線的優(yōu)級相等?？煞奖愕母淖?/p>

34、優(yōu)先級。獨立請求方式：每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號?？偩€仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。獨立請求方式的優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間少，用不著一個設(shè)備接一個設(shè)備地查詢。其次，對優(yōu)先次序的控制相當靈活。它可以預(yù)先固定，例如BR0優(yōu)先級最高，BR1次之BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽禁止某個請求的方法，不響應(yīng)來自無效設(shè)備的請求。因此當代總線標準普遍采用獨立請求方式。優(yōu)點是響應(yīng)時間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費的時間

35、少。對優(yōu)先次序的控制也是相當靈活的。分布式仲裁：不需要中央仲裁器，而是多個仲裁器競爭使用總線。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進展比擬。如果仲裁總線上的號大，如此它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保存在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為根底。*總線仲裁某CPU采用集中式仲裁方式，使用獨立請求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一對菊花鏈查詢電路。每一根請求線可以被假如干個傳輸速率接近的設(shè)備共享。當這些設(shè)備要求傳送時通過BRi線向仲裁器發(fā)出請求，對應(yīng)

36、的BGi線如此串行查詢每個設(shè)備，從而確定哪個設(shè)備享有總線控制權(quán)。請分析說明圖所示的總線仲裁時序圖。解：從時序圖看出，該總線采用異步定時協(xié)議。當某個設(shè)備請求使用總線時，在該設(shè)備所屬的請求線上發(fā)出申請信號BRi1。CPU按優(yōu)先原如此同意后給出授權(quán)信號BGi作為回答2。BGi鏈式查詢各設(shè)備，并上升從設(shè)備回答SACK信號證實已收到BGi信號3。CPU接到SACK信號后下降BG作為回答4。在總線“忙標志BBSY為“0情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備5。在設(shè)備用完總線后，下降BBSY和SACK6釋放總線。在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進展傳送。此時需

37、等待現(xiàn)行傳送完畢，即現(xiàn)行主設(shè)備下降BBSY信號后7，新的主設(shè)備才能上升BBSY，獲得總線控制權(quán)。*分布式仲裁示意圖1所有參與本次競爭的各主設(shè)備將設(shè)備競爭號取反后打到仲裁總線AB上，以實現(xiàn)“線或邏輯。AB線低電平時表示至少有一個主設(shè)備的i為1，AB線高電平時表示所有主設(shè)備的i為0。2競爭時與AB逐位比擬，從最高位b7至最低位b0以一維菊花鏈方式進展，只有上一位競爭得勝者Wi+1位為1。當i=1，或i=0且ABi為高電平時，才使Wi位為1。假如Wi=0時，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。3競爭不到的設(shè)備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設(shè)備在其部的線上保存其競

38、爭號并不破壞AB線上的信息。4由于參加競爭的各設(shè)備速度不一致，這個比擬過程反復自動進展，才有最后穩(wěn)定的結(jié)果。競爭期的時間要足夠，保證最慢的設(shè)備也能參與競爭。*總線周期類型PCI總線周期由當前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點到點的對等訪問，也支持某些主設(shè)備的廣播讀寫。存儲器讀/寫總線周期存儲器寫和使無效周期特殊周期配置讀/寫周期*PCI總線周期的操作過程有如下特點：1采用同步時序協(xié)議。總線時鐘周期以上跳沿開始，半個周期高電平，半個周期低電平。總線上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時鐘信號的下跳沿時刻，而對信號的采樣出現(xiàn)在時鐘信號的上跳沿時刻。2總線周期由被授權(quán)的主方啟動，以幀

39、FRAME#信號變?yōu)橛行碇甘疽粋€總線周期的開始。3一個總線周期由一個地址期和一個或多個數(shù)據(jù)期組成。在地址期除給出目標地址外，還在C/BE#線上給出總線命令以指明總線周期類型。4地址期為一個總線時鐘周期，一個數(shù)據(jù)期在沒有等待狀態(tài)下也是一個時鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效在時鐘上跳沿被對方采樣到，都將參加等待狀態(tài)。5總線周期長度由主方確定。在總線周期期間FRAME#持續(xù)有效，但在最后一個數(shù)據(jù)期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時刻明確一個總線周期完畢。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為根本機制，單一數(shù)據(jù)傳送反而成

40、為猝發(fā)式傳送的一個特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。6主方啟動一個總線周期時要求目標方確認。即在FRAME#變?yōu)橛行Ш湍繕说刂匪蜕螦D線后，目標方在延遲一個時鐘周期后必須以DEVSEL#信號有效予以響應(yīng)。否如此，主設(shè)備中止總線周期。7主方完畢一個總線周期時不要求目標方確認。目標方采樣到FRAME#信號已變?yōu)闊o效時，即知道下一數(shù)據(jù)傳送是最后一個數(shù)據(jù)期。目標方傳輸速度跟不上主方速度，可用TRDY#無效通知主方參加等待狀態(tài)時鐘周期。當目標方出現(xiàn)故障不能進展傳輸時，以STOP#信號有效通知主方中止總線周期。二、實驗一、二、三屬于考試容，考實驗原理，電路圖與接線，實驗過程，實驗結(jié)果：1，實驗一 運算器部件ALU實驗：2，實驗二 存儲器部件實驗1：3，實驗三 輸入輸出系統(tǒng)實驗數(shù)據(jù)輸入輸出實驗：三、第1-6章課后簡單的、中等難度的習題屬于考試容。四、教材中1-6章講過的的所有概念、例題屬于考試容。五、考試題型見試題庫1-5套試卷，13計81、82試卷。六、交到教師處的作業(yè)和實驗必須在考試前：1，考試前交送已經(jīng)布置的5次作業(yè),2，考試前交送實驗一，實驗二，實驗三的實驗報告。32 / 32